Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: GRE
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Cadence
vitan
Кто-нибудь использует его на практике?
Как впечатления?

У меня пока что отрицательные. Развести оно ничего толком не может. Даже не может просто проложить непересекающиеся линии, не говоря о свопе и прочих сложностях.

Но, возможно, я не умею его готовить...
Кто-нибудь знает, где задаются его констрейны, при нарушении которых выдаются его специфические DRC с ромбовидными маркерами?
Типичная ситуация: возникает DRC типа plan overloading. Смотрим на нее поближе, видим, что значение констрейна такое-то, получившееся значение другое (меньше), все как полагается. Но как задать эти констрейны? Или они получаются автоматически из заданных спейсингов и прочего? Пытался посчитать, не получилось...

В общем, посоветуйте, кто что знает на тему!
Ant_m
Я игрался с год назад. Впечатление ровно такое же как и ваше.
Долго и нудно что-то делает, а результат того не стоит - потом все равно приходится руками вычищать.
Особенно раздражает когда gre 30-40 мин "разводит", а потом вылетает с ошибкой. А информация между сессиями не сохраняется!!!! И более того при штатном закрытии Editor происходит то же самое - информация о трассировке gre не сохраняется, единственная возможность сделать это - commit проводников на плату до закрытия Editor.
Вобщем я попробовал на парочке проектов и с радостью забыл. Сейчас все делаю руками и совсем немного Specctra.

p.s. про DRC- мне казалось что GRE использует обычные правила ограничений (constrain). Во всяком случае специальных ограничений не встречал.
vitan
Цитата(Ant_m @ Dec 24 2012, 13:58) *
Вобщем я попробовал на парочке проектов и с радостью забыл. Сейчас все делаю руками и совсем немного Specctra.

Но мне очень понравилась идея с планированием. Т.е. раскладывать бандлы куда приятнее, чем миллиарды rats. Но дальше... crying.gif

Цитата(Ant_m @ Dec 24 2012, 13:58) *
p.s. про DRC- мне казалось что GRE использует обычные правила ограничений (constrain). Во всяком случае специальных ограничений не встречал.

Ну вот, что такое, например, plan overloading? Откуда оно его берет, непонятно. Можно предположить, что оно вычисляется на основании спейсингов, но как, по какому правилу? И вообще, почему она не задается руками?

Сейчас несколько раз позапускал, при одних и тех же настройках результат разный в зависимости от запуска. Это что, нечеткая логика в действии? sm.gif

А еще результат меняется от передвижения края бандла. Причем, передвинешь чуть-чуть, а результат совершенно иной. Это ж как они там с этим работают?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.