Всем доброго времени суток!
Реализую проект GMSK модема(на 6 виртексе), и для тестирования на первом этапе соединяю передатчик с приемником, и гоню данные по кругу, и появляются ошибки не систематические ( то есть то 1 раз в пакете выскочит бит, то другой, так что одни и те же данные то вообще без ошибок то нет), учитывая то что аналоговой части в этой сборке нет вообще, дизайн вроде как со всех сторон синхронный (и в модели active-hdl конечно все работает на всех данных и больших объемах), один клок, частота всего 10.24 мгц. но у постоянно приходится работать с несколькими платами, в которых отличаются только кристаллы (vlx195, vlx130 и еще один vlx195, который по таймингам не совпадает с первым на одной прошивке), соответственно я сначала генерил для всех свои корки, но теперь их такое количество, что это достаточно долгий процесс, сейчас обнаружил еще что они для speedgrade -2, а у меня -1 кристаллы.
внимание вопрос)
учитывая что кристаллы в одинаковых корпусах, и pin спецификация совпадает, 130 и 195, то может ли проявляться и насколько критично то, что я юзаю однии те же корки для разных кристаллов?
или причина этих случайных ошибок не может быть из-за этого?


да, используется много ких-фильтьтров, асинхронных фифо (правда клок один и тот же завожу, но ширина шины входа и выхода разные).
пытаюсь находить эти ошибки с identify, но так как они не постоянные, то это пока не получилось.