Здравствуйте!
Существует следующая проблема: когда я вставляю Chipscope в дизайн, содержащий bufio2, при компиляции происходит ошибка:
"ERROR:Place:1318 - User has over-constrained component BUFIO2_2CLK_inst_1. There
are no placeable sites that satisfy the user constraints. Please review the
user constraints on the driver component and the load components of
BUFIO2_2CLK_inst_1.
Phase 4.2 Initial Placement for Architecture Specific Features
(Checksum:66d1c629) REAL time: 58 secs

Total REAL time to Placer completion: 58 secs
Total CPU time to Placer completion: 57 secs
ERROR:Pack:1654 - The timing-driven placement phase encountered an error."
При удалении Чипскопа из дизайна ошибка ичезает. Однако, без использования Чипскопа отладка проекта будет весьма затруднительна. Кто-либо сталкивался с подобного рода проблемой?

Ещё вопрос: можно ли от одного и того же BUFIO2 затактировать ISERDES2, находящиеся в различных полубанках/банках? Если нет, то как это сделать и возможно ли это (цель - подключение ADS5400 к xc6slx150)?

Также, есть ещё одна проблема подобного рода - при вставке блока SelectIO Interface (с использованием соответствующего мастера) проект компилируется. Однако, при подключении UCF с прописанными портами ввода - возникает ошибка:
"Phase 4.2 Initial Placement for Architecture Specific Features
ERROR:Place - ConstraintResolved NO placeable site for
your_instance_name/bufio2_inst
...
ERROR:Place - SIO has over-constrained componet your_instance_name/bufio2_inst
to have to placeable sites. Constraints come from driver constraints AND load
IO constraints

Process "Map" failed"
Если отключить UCF, либо закомментировать все порты ввода (включая тактирование ПЛИС и данных) - компиляция происходит успешно. При этом ISE автоматически назначает порты по своему усмотрению. Но это в данном случае не выход. Можно ли как-то решить данную проблему.

Примеры проектов (2 шт.) по ссылке на файлообменнике:
http://depositfiles.com/files/cn4aixuq0;
http://depositfiles.com/files/4vjbxjowr

Если внешний клок от АЦП у вас заходит на clock capable pin, то можно прямо с пина завести сигнал на более чем один BUFIO2 (для каждого банка соттветственно). Осталось только протактировать ISERDES2 клоком с выхода BUFIO2 из того же банка в соответствии с физическим местоположением сердезов.