Использую Virtex6 SX315 (индекс быстродействия 1). На нее хочу завести данные с АЦП вместе с тактом. Всего 4 канала (80 ножек). Данные и такт будут сыпаться с частотой 250 МГц. Потнянут-ли обычные IO ножки такой поток? Можно-ли такт завести на clock-capable (CC) pin?

Для такого Виртекса LVDS у нас и 1100-1200МБит/c тянули.
Ну а ежели предполагается LVCMOS, то надо с согласованием пошаманить и помоделировать и в сторону DCI посмотреть.

С клоком варианта два: либо на MRCC, либо на GC - и то и то работает.
Но и там и там думать надо:
в первом случае надо думать, как затактировать логику за пределами клоковых регионов,
а во втором как выровнять набежавшую задержку между глобальным клоковым деревом и данными.

Данные LVDS (АЦП от AD 16 бит 250 МГЦ). Планирую с каждого АЦП заводить на отдельный банк, такт в этом банке подключать к CC пину. В ПЛИС собирать данные каждого канала по своему такту, а затем дальнейшую обработку вести по такту который будет отдельно заведен на GC пин.

Противоречий не вижу. Можно делать так, как вы написали. В принципе при любом удобном случае надо использовать схему тактирования через СС.

Если такты АЦП формируются от одного опорного генератора, то переход от одного тактового домена к другому тривиален, иначе придется ставит ФИФО, что сожрет чуть–чуть ресурсов.

Еще один вопросик. У Virtex-6 есть выводы под встроенное АЦП (System monitor). Если я не собираюсь его использовать, нужно-ли подключать ножки AVDD,AVSS VREFP, VREFN к питанию?