Цитата(dvladim @ Jan 10 2013, 21:18)

А с чего вдруг такие тонкости? По TCK не должно быть иголок, а задержки до разных схем безразличны ибо TDO формируется по заднему фронту, а TDI захватывается по переднему. А чтобы иголок небыло достаточно последовательное терминирование сделать - т.е. сопротивление около источника TCK поставить. Или же я что-то упускаю?
Потому, что JTAG эмуляторы для процессоров TI работают по сигналу TCK_RET (TCKR/RTCK), при этом только генерируя сигнал TCK, но ничего по нему не делая. Это делается для компенсации задержки в кабеле JTAG и буферах, а также для возможности работы с источником TCK, расположенном на плате устройства (использование выхода TCK эмулятора в качестве источника TCK - это опция) Эти эмуляторы имеют небольшое последовательное терминирование на выходе TCK (33 Ом) и подключаемое параллельное терминирование на входе TCK_RET (120 Ом). Таким образом, если соблюсти разводку по цепочке (а у нас две "длинные линии" - TCK->устройство и устройство->TCK_RET ), как я рассказывал, и не вводить дополнительных терминаторов в схеме, получится оптимальный вариант разводки линии TCK для работы с TI JTAG эмуляторами, гарантирующий устойчивую работу на максимально допустимых частотах TCK - а следовательно и максимальную скорость передачи данных по JTAG. Если же сделать достаточно длинные отводы от данной цепи - то можно получить звон, достаточный для ложных срабатываний JTAG-ов у микросхем (у эмулятора все будет ОК из-за параллельного терминирования). Но, все равно, это приведет к нестабильности сессии эмуляции в лучшем случае, и к полному отсутствию соединения в худшем.
А для байтбластера альтеры этот нюанс значения не имеет, там скорости никакие, и TCK_RET не используется