Здравствуйте, есть сигнал на FPGA (последовательность прямоугольных импульсов) с разной длительностью и разным периодом. Подскажите как можно вычислить постоянную составляющую данного сигнала.

ФНЧ?

Всмысле реализация ФНЧ на FPGA ?

сигнал однобитный?

Не думаю, что при такой постановке вопроса сигнал может быть одно-битный.

Весь поток имеет постоянную составляющую? Тогда, то что между импульсами - постоянная составляющая.
Если там шум , то первый момент, т.е. Мат. ожидание. Для нормального распределения это среднее арифметическое значение шумов, при достаточно большой выборке.
Если постоянная составляющая только внутри импульса (странный вариант конечно), то в принципе на глазок можно, или так же - среднее арифметическое импульса, если заполнение - синусоида.

да сигнал однобитный.

Предчувствие не обмануло.
Ну счетчик тогда со сбросом.
Есть сигнал - считаем какой длины и тд т п ..............

посмотрите документ wp279
Digitally Removing a DC Offset: DSP Without Mathematics
Google ищет в лёт
Лучше и проще способа я не видел

Реверсивный счетчик. На вход тактовую с частотой много больше входной. Входной сигнал на управление реверсом. Через 2^n (n-Размерность счетчика) в счетчике имеем значение постоянной составляющей (со знаком в дополнительном коде).
Если входной сигнал подавать на вход разрешения счета то выходное значение в положительных целых числах.

По идее он перестанет быть реверсивным со всеми вытекающими.

Сигма-дельта алгоритмом.
Найдите в гугле документ xps_deltasigma_adc.pdf, он будет первая же ссылка.



Исходники на верилоге (с синтаксическими ошибками) В документах:
xapp154.pdf
xapp155.pdf
Тоже в гугле по первым ссылкам.

Я давно так делал, работает.

Всем спасибо, усваиваю инфу.