Надо, чтобы длина участка цепи (pin pair) одной цепи была больше таковой у другой цепи. Как это сделать?

Пытаюсь приспособить для этого setup/hold, но не получается.
Говорит, что не заданы клоки, хотя я честно ввожу все параметры и даже пробовал прямо в редакторе pcb задавать свойства на цепи (pulse_param).
Единственное, что получилось - прописать в ячейку с именем клока формулу, в которой значение - имя клока. Работает (вроде бы), но как-то это через одно место...
Кто-нибудь этим занимался, что я делаю не так?

Или есть другой способ? М.б. пользовательские констрейны\формулы?

MatchGroup с заданным Delta позволит определить насколько длиннее нужна цепь. Просто условие "длиннее" не знаю как вписать, да и не очень понимаю зачем.

Relative delay в менеджере констрайнов.
Нажмите для просмотра прикрепленного файла

На картинке задано в наносекундах, но можно задавать и в миллиметрах. Чтобы задать длиннее пишете типа 10mm:1mm - длиннее на 10мм, допуск 1мм. И нужно явно указать TARGET, это цепь от которой длинна отсчитывается.

Да, это правда, но это неудобно. Надо указывать, на сколько именно длиннее. Можно, конечно, вбить что-нибудь типа 1000:999, чтобы был большой запас, но это тоже не нравится (с этого я и начинал, собственно). Вот есть по всему подходящий параметр MIN_HOLD (разве что единицы измерения - время, а не длина). Только использовать его не получается...

А можно узнать зачем Вам это нужно? Интересно откуда возникло такое требование

В рекомендациях фрискейла по DDR3 написано, что CLK должно быть длинее DQS.
Реально это условие у меня выполняется и так безо всяких констрейнов, но хочется один раз создать шаблон и больше не задумываться на следующих проектах.
В общем, пока решение, все-таки будет в виде 100:99 за неимением лучшего. Кстати, в этом есть и неожиданный плюс: можно контролировать, что проводочек не станет слишком уж длинным. Хотя, конечно, коряво...

Очень странно,
Отношения междо клоком и стробом регулируются параметрами памяти типа t_DQSS, там прописываются определенные цифры во времени.