Сверяю данные на выходе блока IFFT на Verilog и matlab'овской моделью. Матлабовская модель эталонная, поэтому стараюсь полностью повторить ее поведение на Verilog.
С операцией fftshift кое-как разобрался, т.ч. данные вроде должны правильно подаваться. А вот с функцией ifft - беда. Не могу найти, в какой последовательности она выдает данные.
NFFT - размер IFFT (допустим, 1024). На остальные множители не обращайте внимание.


ifft(fftDI, 1024, 2) - в каком порядке пойдут данные после этого преобразования?

Спасибо!

Приветствую!

На вход ifft нужно подавать данные в том же порядке как на выходе fft, то есть ifft(fft(sig))==sig;
По индексам частот вот так - 0, 1, 2,..., N/2-1, -N/2, -N/2-1 ,...,-1. где N длинна fft.

В Вашем случае нужно опять сделать fftshift - ifft(fftshift(fftDI), NFFT, 2);

Успехов! Rob.

Как подавать данные мне, к сожалению, выбирать нельзя - нужно четко делать, как в Matlab-модели.
1) У меня 853 несущие (для режима 1K).
2) Я дополняю их нулями слева и справа до 1024.
3) Дальше делаю fftshift(fftDI, 2) над данными, т.е. меняю половинки местами.
4) Подаю все это на ifft - DataOut{misoGroup} = 5/sqrt(27*C_PS)*NFFT*ifft(fftDI, NFFT, 2);

Пункты 1-4 заложены в матлабовской модели, а я их всего-лишь повторяю на RTL.

5) В какой последовательности данные будут на выходе?

P.S. На выходе ifft обратной операции fftshift не делается.

На выходе ifft операция fftshift не имеет смысла. Её нужно делать перед ifft, RobFPGA же написал

Не спорю. Это было лишнее предложение )

В итоге выяснилось - ifft выдает данные в natural order.

К сожалению, у меня на выходе RTL bit-reverse, поэтому теперь возникла необходимость в перегруппировки данных. Прошу прощения за оффтоп, но никто не реализовывал reorder buffer для ifft на Verilog?

Приветствую!



А кто вам мешает сделать корку FFT с natural output?

Если же такой нет то сделать буфер несложно -

вариант для быстрых и богатых :
2х банковый буфер - пишем в bit-reverse, в конце переключаем банк и начинаем читать из записанного банка в normal или в другой удобной последовательности (например как после fftshift). Новые данные пишем во второй банк.

вариант для среднего класса:
1 буфер - пишем по очереди в bit-reverse/normal последовательности а читаем соответственно в normal/bit-reverse
Переключение вариантов записи и начало чтения происходит по окончанию записи.

ну и вариант для медленных и бедных:
1 буфер - пишем bit-reverse последовательности а читаем соответственно в normal.
Пока не вычитаем, новые данные записывать нельзя.

Нужный вариант выбираете в зависимости от толщины вашего коше... FPGA

Успехов! Rob.

Ну я пока пытаюсь обойтись без Altera FFT Megafunction. Смог реализовать алгоритм, где на выходе bit-reverse.



Вот тут или я где-то туплю, или действительно все так просто =)
Есть bit-reverse на выходе:
0 4 2 6 1 5 3 7

Мне нужен natural order:
0 1 2 3 4 5 6 7

Мне разве не нужна память с адресами, чтобы прочитать данные в natural order? Bit-reverse это же не просто Вам - 7 6 5 4 3 2 1 0 =)