Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Cyclone III, LUT
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
ViKo
Обнаружил интересное свойство LUT в Cyclone III -7. Наверное, и в других семействах то же.
Смотрю в Resource Property Editor, как разложилось выражение. По центру - картинка 1, в правом нижнем углу - картинка 2.
Вижу, что время прохождения сигнала от DATAA, DATAB до COMBOUT ~400 ps, от DATAC ~280 ps, от DATAD ~150 ps. Повторяется во многих лог. элементах.
А от CIN до COUT сигнал добирается за ~66 ps.
Вот такие наблюдения. В смысле, насчет разного быстродействия по разным входам.
DATAD - волшебный вход, берегите его. И используйте (ну, это Квартус сам знает). sm.gif
Нажмите для просмотра прикрепленного файлаНажмите для просмотра прикрепленного файла
Да, а медленнее всего сигнал пробирается с CIN до COMBOUT ~536 ps.
Cо входов DATAA, DATAB до COUT проходит ~500 ps.
Stewart Little
Цитата(ViKo @ Mar 5 2013, 12:45) *
Обнаружил интересное свойство LUT в Cyclone III -7. Наверное, и в других семействах то же.

Ну, эта штука давно известна sm.gif
Делал в MAX V DPLL - там без этого никак! (да здравствует Chip Planner и qsf sm.gif )
maksimp
Цитата(Stewart Little @ Mar 5 2013, 13:41) *
Делал в MAX V DPLL

Как делали? Как сделать DPLL на MAX V?
Stewart Little
Цитата(maksimp @ Mar 5 2013, 23:16) *
Как делали? Как сделать DPLL на MAX V?

Так, как обычно делать не надо sm.gif
Асинхронщина + рукопашное размещение в Chip Planner'е.
Как раз вход D LUT'ов используется для организации кольцевого автогенератора, а вход С LUT'ов - для управления "длиной" кольца (т.е. частотой).
Результат, понятное дело, "не очень, чтобы очень":

1) в режиме сдвига фазы (Fin = 10 МГц):
- 90 градусов - задержка 23 нс;
- 180 градусов - задержка 50 нс;
- 270 градусов - задержка 69 нс;

2) в режиме умножения частоты (locked, Fin = 10 МГц):
- ожидаемая Fout 20 МГц : реальная Fout = 18,36 МГц;
- ожидаемая Fout 30 МГц : реальная Fout = 27,15 МГц;
- ожидаемая Fout 40 МГц : реальная Fout = 36,68 МГц;
- ожидаемая Fout 50 МГц : реальная Fout = 49,14 МГц;
- ожидаемая Fout 60 МГц : реальная Fout = 55,38 МГц;
- ожидаемая Fout 70 МГц : реальная Fout = 64,20 МГц;
- ожидаемая Fout 80 МГц : реальная Fout = 73,98 МГц.
ViKo
Цитата(Stewart Little @ Mar 6 2013, 11:05) *
Асинхронщина + рукопашное размещение в Chip Planner'е.
Как раз вход D LUT'ов используется для организации кольцевого автогенератора, а вход С LUT'ов - для управления "длиной" кольца (т.е. частотой).

А можно было сделать на цепях переноса? Они же быстрее. И времена Rise/Fall у них одинаковые.
P.S. Интересно, что переход от COUT до следующего CIN по времени равен 0. То есть, они расположены "впритык". sm.gif
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.