Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Cyclone V, DDR3
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
torik
В External Memory Interfaces Handbook для DDR2 есть табличка, где указано - ставить терминирующий резистор на вывод или нет, куда его ставить, какая точность выравнивания дорожек должна быть и т.п.




Для DDR3 применительно к Cyclone V что-то не вижу рекомендаций. Может есть отдельный документ? Я так понял, что возле ПЛИС не нужны никакие терминаторы, а возле микрухи памяти? Какие точности выравнивания нужны и т.п.?

Cont
Они в данном документе рекомендуют повторять в своем проекте топологию как в модулях UDIMM.
На странице 4-61 начинается довольно подробная табличка с требованиями по выравниванию и топологии. Что касается терминирования, то на шинах данных оно не требуется, а на шинах адреса/управления терминаторы ставятся возле микрухи памяти.
Что интересно в модулях DIMM на всех линиях стоят последовательные резисторы (~16 Ом). А в девелопмент борде Альтеры где микрухи распаяны непосредственно на плате резисторов нет. По идее если используется стандарт SSTL они должны быть...
torik
Да вроде как в хандбуке написано, что для SSTL-135 не надо внешних резисторов, особенно если используешь OCT
Cont
Лучше провести моделирование, и на его основании решить, нужны они или нет
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.