Полная версия этой страницы: Как понизить напряжение сигнала на выходе ПЛИС
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Имеется Virtex-6. Банк подключен к 2.5 В. Можно-ли с этого банка вывести сигнал с уровнем 1,8 В, прописав в UCF ограничение?
Цитата(maxics @ Jun 13 2013, 09:08) 
Имеется Virtex-6. Банк подключен к 2.5 В. Можно-ли с этого банка вывести сигнал с уровнем 1,8 В, прописав в UCF ограничение?
Неа. Не пракатит. Поставте делитель на резисторах. Например последовательно 390Ом, в землю 1кОм. Но зависит еще от вида нагрузки. Если высокоомная, то проблем никаких.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.