Интересные возможности системы моделирования Sigrity SI показаны в видеоролике.
С нуля за 10 минут можно выстроить предполагаемую топологию соединений
между процессором и несколькими микросхемами DDR3, подцепить модели, задать логику fly-by,
и промоделировать поведение и качество, например, сигналов адреса DDR.

Видеоролик на Youtube >

Нажмите для просмотра прикрепленного файла

Ролик ни о чем. Можно найти и получше по ключевым словам applying ecsets. Sigrity еще зачем-то еще впутали. Слабенько...

Ну как это ни о чем?
Для разработчиков, которые слабо знакомы с принципами моделирования, но которым нужно провести моделирование предполагаемой топологии DDR-памяти, это неплохое пособие о том, как начать с нуля и быстро получить результат.
А искать по ключевым словам ecsets они вряд ли будут.

Если у Вас есть ролики поинтереснее - предложите, с удовольствием посмотрим.