Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: CycloneV LVDS clock
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
torik
Пару банков питается от 1.35В, при этом VCCPD 2.5В.

Необходимо на эти же банки завести клоки.

В отладке туда заводятся LVDS клоки, несмотря на питание банка 1.5В. Я попробовал также - квартус не ругается. Но как только пытаешься заставить его включить on-chip termination, сразу посылает.

Как правильно и где написано? В даташите написано, что вход питается от VCCPD.
imperman
Цитата(torik @ Jun 27 2013, 13:25) *
Пару банков питается от 1.35В, при этом VCCPD 2.5В.

Необходимо на эти же банки завести клоки.

В отладке туда заводятся LVDS клоки, несмотря на питание банка 1.5В. Я попробовал также - квартус не ругается. Но как только пытаешься заставить его включить on-chip termination, сразу посылает.

Как правильно и где написано? В даташите написано, что вход питается от VCCPD.


Мнение насчет LVDS от Altera:
http://www.altera.com/support/kdb/solution...242007_248.html

Вы пишете:
>пару банков питается от 1.35В
и ниже
>несмотря на питение банка 1.5В
---
Хочу уточнить - 1.35В - это у вас, а 1.5В - на отладке?
Также хотелось бы узнать повторяется ли ваша проблема на самой отладке и как именно Quartus посылает именно вас sm.gif
EugeneS
QUOTE (torik @ Jun 27 2013, 13:25) *
Но как только пытаешься заставить его включить on-chip termination, сразу посылает.

Как правильно и где написано? В даташите написано, что вход питается от VCCPD.


Device Datasheet for Cyclone V Devices -> Table 2–9. OCT Without Calibration

VCCIO = 2.5V

Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.