второй день бьюсь
при установке бита 30 (PCENET) в регистре PCONP пошаговый режим не возможен, контроллер затыкается. Пересброс питания не помогает.
Напряжение 3,3В, осцилом провалов не заметил. Что еще попинать ?
Пробывал с Fcpu=108МГц, Fpck=36Мгц и Fcpu=110,6МГц, Fpck=36,8Мгц на двух разных платах в TQFP и BGA
скриншоты. #1 только выставил бит. #2 все регистры езернета стали 0xAAAAAAAA и пошаговый режим нарушается
P.S. Методом проб и ошибок, выяснилось что это зависание происходит в IAR ARM 6.3 если открыто окно Register->Ethernet.
Ща вылезла вторая трабла: не возможно записать в регистры MAC1 и MAC2 при активном сбросе LPC_EMAC->Command = EMAC_CR_REG_RES | EMAC_CR_TX_RES | EMAC_CR_RX_RES | EMAC_CR_PASS_RUNT_FRM;
если строку закомментить то все нормально
та же проблема если запустить референсный пример IAR Systems\Embedded Workbench 6.0\arm\examples\NXP\LPC17xx\177x_8x_PDL\Examples\EMAC\EMAC.eww
Ща попробую ИАР обновить
Полная версия этой страницы: LPC1778 при включении ETHERNET всё зависает
Цитата(megajohn @ Jul 11 2013, 13:27) 
второй день бьюсь
при установке бита 30 (PCENET) в регистре PCONP пошаговый режим не возможен, контроллер затыкается. Пересброс питания не помогает.
при установке бита 30 (PCENET) в регистре PCONP пошаговый режим не возможен, контроллер затыкается. Пересброс питания не помогает.
пальцем в небо - не ваш случай? из даташита:
Код
10.13.2 Initialization
After reset, the Ethernet software driver needs to initialize the Ethernet block. During
initialization the software needs to:
• Remove the soft reset condition from the MAC.
• Configure the PHY via the MIIM interface of the MAC.
Remark: it is important to configure the PHY and insure that reference clocks
(ENET_REF_CLK signal in RMII mode, or both ENET_RX_CLK and ENET_TX_CLK
signals in MII mode) are present at the external pins and connected to the EMAC
module (selecting the appropriate pins using the IOCON registers) prior to continuing
with Ethernet configuration. Otherwise the CPU can become locked and no further
functionality will be possible. This will cause JTAG lose communication with the target,
if debug mode is being used.
After reset, the Ethernet software driver needs to initialize the Ethernet block. During
initialization the software needs to:
• Remove the soft reset condition from the MAC.
• Configure the PHY via the MIIM interface of the MAC.
Remark: it is important to configure the PHY and insure that reference clocks
(ENET_REF_CLK signal in RMII mode, or both ENET_RX_CLK and ENET_TX_CLK
signals in MII mode) are present at the external pins and connected to the EMAC
module (selecting the appropriate pins using the IOCON registers) prior to continuing
with Ethernet configuration. Otherwise the CPU can become locked and no further
functionality will be possible. This will cause JTAG lose communication with the target,
if debug mode is being used.
Цитата(Jury093 @ Jul 12 2013, 13:25)
пальцем в небо - не ваш случай? из даташита:
похоже на правду. Только вот не вкуриваю почему Ksz8031 не генерит опору. RST в 1, Напряжение 3,3. Сама синусоида 25МГц с амплитудой 1,5В есть на X0 и XI.
P.S. может кто в питере даст в аренду плату с LPC1778/LPC1788 работающим Ethernet ? Чтобы было на что ровнятся.
Цитата(megajohn @ Jul 12 2013, 16:09)
похоже на правду. Только вот не вкуриваю почему Ksz8031 не генерит опору. RST в 1, Напряжение 3,3. Сама синусоида 25МГц с амплитудой 1,5В есть на X0 и XI.
без фрагмента схемы между АРМ и PHY можно только гадать, что там и как..
Цитата(megajohn @ Jul 12 2013, 16:09)
не генерит опору
#$^%#@%$@ чёртовы QFN или монтажники - был тупо непропай. Ща все пошло
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.