Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Вырезы на плате
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Cadence
Bear_ku
На плате необходимо сделать вырезы. Как при этом объяснить PCB Editor-у что в этих местах можно не соблюдать заданные для цепи ограничения? делать регионы? И как учесть их при автоматическом формировании слоев шелкографии?

На данный момент прорисовываю контуры пазов в слое Board Geometry \ Ncroute_Path.
Uree
А какие могут правила в месте, где будет вырез? Не вижу смысла в вопросе... И при чем тут шелкография?
Bear_ku
На счет вырезов.
Заданы ограничения: расстояние между любыми элементами двух цепей не менее 2.5мм. В месте где этот зазор выдержать не получается, сделан 1мм паз, которого вполне достаточно. Но при этом полигоны подчиняясь заданному правилу заливаться не хотят. Вопрос в том, как правильнее в данной области отойти от заданного ограничения?

На счет шелкографии.
Пазы на плате выполнены под элементами, при этом на них попадают части шелкографии. При формировании слоя автошелкографии, а в дальнейшем герберов линии будут проходить через паз. На сколько я понимаю, это не есть правильно. Или это уже проблемы производства?
gte
Цитата(Bear_ku @ Jul 27 2013, 15:52) *
Пазы на плате выполнены под элементами, при этом на них попадают части шелкографии. При формировании слоя автошелкографии, а в дальнейшем герберов линии будут проходить через паз. На сколько я понимаю, это не есть правильно. Или это уже проблемы производства?

Не должно быть проблем, уточните с изготовителем.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.