Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: ква 13.0, Cyclone V GX, DDR3 пример
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
torik
Подключил на отладке Cyclone V GX память DDR3, хардовый контроллер...

Только использую не 40 бит с контролем четности, а только 32 бита. При попытке обратиться из ниоса:

Код
IOWR (MEM_IF_DDR3_EMIF_1_BASE, addr, test_value);


все виснет. С отладкой примеры какие-то невнятные, там даже кусиса нет.

Есть у кого толковый пример?







torik
Разобрался без примера....

Следующий вопрос - без резистора 100 ом, подключенного на вход RZQ память работать будет?
Sergeyrtf
насчет работы совсем без резистора сказать точно не могу, но на моей отладке - SOCRate сделано так - пин SOC RZQ подключен на землю через резистор 240 Ом.
На микросхеме памяти пины ZQ подключены так-же.
Только память у меня подключена к HPS(ARM) а не к FPGA части. Работает вроде нормально.
Может чем поможет информация
krux
RZQ нужен для корректной работы ODT со стороны памяти.
torik
Короче, резистор RZQ забыл на своей плате добавить. Попробовал на отладке отпаять - нифига не работает. Можно какими-то настройками или еще как заставить это работать хотябы в комнатных условиях?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.