Давненько не работал с Xilinx, уже начал забывать. Подскажите, как узнать, какие максимальные скорости передачи данных в Virtex 5 можно получить на вывод при использовании обычных single-ended стандартов LVCMOS/LVTTL? Пытаюсь читать DS202, но там у них указываются разные микрозадержеки внутри I/O, а во что это выливается в целом не очень понятно.
Мне бы доходчиво, типа LVCMOS18 drive=2: 200MBPS; LVTTL drive=24: 400 MBPS.

Ок, поставлю вопрос по другому, более частно.
250 MBPS для 2.5/3.3 логики это нормально или могут быть проблемы? Лучше бы конечно 500, но это уже нереально, на мой взгляд...

Нормально работает и 1Гбит/с в DDR режиме если источник и приемник от одного кварца пашут, паразитная емкость прокачивается и дорожки не звенят. Правда жрет это все прилично. Для таких скоростей лучше не SE, а LVDS использовать.