здравствуйте. есть такой интерфейс , набирающий популярность в коннекте скоростных АЦП и ПЛИС. основная загвоздка - это платное ядро JESD для Xilinx ISE, которое стоит около 10000 уе. что очень плохо, поскольку у Хилинха много отладочных плат с FMC разъемом для присоединения плат АЦП. у Альтеры вроде это ядро входит в стандартный пакет последних версий Куартуса (не проверял и не знаю, есть ли в web edition). но у альтеры нет подобных плат с FMC разъемом.
юзал ли кто ацп с этим интерфейсом и что может посоветовать?

Если нужна Altera, то у нее есть HSMC. У NXP как то была отладочные платы с этим разъёмом. Приходилось разработать переходник для SP605 платы на Xilinx.

Причем у NXP АЦП была с одним разъёмом, а ЦАП с другим, но можно было заказать переходник для плат Xilinx или Lattice. переходник делали свой так как была задача поднять на Spartan 6, а фирменный переходник подходил к плате на Virtex.

Интерфейс подымали сами. Это задача FPGA разработчика была.