здравствуйте. задал вопрос в ветке по интерфейсам, решил продублировать тему здесь.
есть такой интерфейс , набирающий популярность в коннекте скоростных АЦП и ПЛИС. основная загвоздка - это платное ядро JESD204 для Xilinx ISE, которое стоит около 10000 уе. что очень плохо, поскольку у Хилинха много отладочных плат с FMC разъемом для присоединения плат АЦП. у Альтеры вроде это ядро входит в стандартный пакет последних версий Куартуса (не проверял и не знаю, есть ли в web edition). но у альтеры нет подобных плат с FMC разъемом.
основная начальная идея- это взять две готовые отладочные платы (с ацп и плис) и работать с ними, естественно, меняя прошивку плис под себя
юзал ли кто ацп и/или плис с этим интерфейсом и что может посоветовать?

Вроде как наловчились делать переходные платки FMC-HSMC.. Правда, сам не видел их пока.

А причем здесь именно стандарт JESD204? Чисто если меньше ног - то сейчас платы многослойные и это не проблема.
У xilinx и партнеров масса готовых плат с АЦП и ЦАП и без этого стандарта.

дело в том что ацп с последовательным выходом как правило под этот стандарт. параллельный использовать на высоких частотах нецелесообразно

А частота то у Вас какая запланирована тогда?

Там есть довольно большая кучка подводных камней. То ядро, что продается за 10 к$ настроено на битрейт 3.25 гбод с опорой 156.25 ( или 2.5 с опорой 125 мгц). Чтобы перенастроить на другой битрейт нужно приложить немного усилий. Вот тут самое интересное и начинается. В доках от ацп и корки указано, что тактовую частоту необходимо использовать в качестве опорной для pll mgt . Таки вот, не для всех опорных частот это возможно. Следующий пример: есть ацп с частотой дискретизации 40 мгц. Оно формирует битрейт 800 мбит/с ( см доки на ацп и стандарт jesd) . Если взять gtx wizard из coregen , то можно увидеть, что для подобного битрейта опору 40 мгц использовать нельзя это происходит из-за того, что для разных опорных частот прескалер pll mgt имеет разное значение, и диапазоны там довольно узкие ( около 20 мгц). Дополнительный бонус имеем от ацп. Обратите внимание на диапазон тактовых частот, допустим, 80 мгц АЦП. Он составляет 60-80 мгц, те с опорой 40 мгц внутренняя pll ацп не залочится. Вот такие дела, поправьте меня если я не прав... Советую вам использовать ацп с последовательным lvds выходом от компании ti. Там своих тараканов хватает, но это победимо с небольшими затратами времени

Кстати, отладочных плат на оба варианта ацп хватает. И под fmc hpcи под fmc lpc, и есть переходники , если отладка ацп отличается от fmc. На сайте xilinx в разделе отладок про все это можно найти

у меня частота будет 250 мгц. а что, обязательно именно ее использовать в качестве опорной? я считал что главное то что будет на выходе...
в любом случае, придется думать что то другое. 10к баксов пока нам не по карману..

кстати, установил Куартус 12 веб эдишен, и там что-то похоже нет этой JESD корки.. может она есть только в subscription версиях?..
и вообще там поддерживается только Cyclone V, когда у Хилинха поддерживаются по-моему все кристаллы, только с органичением кода.

По идее ваш jesd204 это обычный lvds c 8/10. Стандартный GTP должен подходить. Алгоритм дескремблирования тоже несложен. Проще чем в Ethernet.

вряд ли. lvds тянет только до 800 Мгц. а здесь будет 250*7 (14 битный ацп) = 1,75 Ггц. а если добавить сюда 8/10-то еще похлеще будет

тем более, JESD - это совсем другие логические уровни(CML)

При частоте 250 МГц ничего особенного типа JESD и не нужно выдумывать. По этой ссылке видно готовых масса плат с АЦП и с разными частотами для Xilinx - http://www.xilinx.com/products/boards_kits/fmc.htm#ADDA .

Ну DDR там есть. Но это же не JESD.

В чем проблема так и не понятно.

Тут ведь дело не только в 250 МГц, а в том, что стараются избавится от параллельных интерфейсов с широкими шинами переходя на последовательные. Типа как IDE => SATA в компьютерах.

Читайте внимательно GTP!!!

а в чем же тогда смысл этой корки за 10 тыщ баксов?


ну да


проблема как раз в том и есть, что у AD практически только один ацп на 250 мгц с последовательным выходом, и он JESD

У нас с Вами (shide_3) одинаковая задача - работа с АЦП на ПЛИс Xilinx на частоте до 250 МГц.
Я работаю уже с паралелльным АЦП и все в порядке .

А Вы ищете в форуме корку за 10000 баксов.
Нормальные герои всегда идут в обход.

видимо придется взять с Вас пример. или же плюнуть на AD и посмотреть в сторону других контор

Внимательнее смотрите ацп. Там есть на 250 с параллельным интерфейсом и лучшими ТТХ, чем с гигабитным интерфейсом. Смысла вообще нет в этих ацп, если Вы не собираетесь использовать оптику на удалённых датчиках, доп ножки плис всегда дешевле доп гигабитных трансиверов.

http://www.xilinx.com/support/documentatio...tes/xapp876.pdf

Мне одна контора предлагала набор авиационных интерфейсов всего-то за 5000 уе. Сам сел и написал за 2 недели.



Да да, AD9467 лучший в своем классе и без JESD204. На кой в железку ставить АЦП с AXI? Это АЦП для оптики.

спасибо большое всем ответившим. выбор предстоит еще сделать