Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Как 2 процессора в ZYNQ делят одну подсистему ввода-вывода?
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
En_Serg
Приобрели Zedboard c ZYNQ.
Возник вопрос:
Как 2 процессора в ZYNQ работают с одной подсистемой ввода-вывода?
Что получится, если CPU_0 пишет 1 на вывод MIO13, а CPU_1 записывает 0 туда же?

Импульсы?
Или случится неудача при инициализации у второго процессора?

Спаисбо.
Kuzmi4
2 En_Serg
на сколько я помню PS, если делать в лоб (как у вас описано) - то и получится: сначала "1" потом "0".
Там нужно использовать методы синхронизации (мутексы и т.п), тогда всё будет в порядке в такой системе - это много где описано.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.