Просмотрел несколько проектов для LPC111x & LPC134x от Кейла, ИАРа, NXP и прочих. Настройка PLL, как ни странно, разная. В железе работают оба варианта, но один из них получается работает вне допустимого диапазона. Особенно погранично получается для LPC134x @ 72 MHz. В исходниках встречаются варианты установки SYSPLLCTRL = 0x05 и 0x25. В последней версии LPC1343_CodeBase_v1.1.1 используется 0x05. Но, как мне показалось, при этом частота генератора PLL будет всего-лишь удвоенной от 72, то есть 144 MHz, а допустимый диапазон 156-320. Причём аналогичный формат регистра PLL используется для USB и есть проекты, в которых оба PLL выдают одинаковую частоту для процессора, но значения регистров PLL и частоты генераторов отличаются.

Для LPC111x такая же ситуация. В проектах при 12 МГц кварце встречаются SYSPLLCTRL = 0x03 и 0x23 (48 MHz частота проца / main clock). Т.о. частота генератора PLL при 0x03 будет 96 MHz, что очень далеко от разрешённого диапазона.

Мне кажется, что поле P (6:5) равное нулю вообще не должно встречаться, т.к. процессоры не расчитаны работать на частоте 156/2 = 78 MHz, разве что в режиме оверклока. Соответственно во всех проектах с нулевым значением имхо присутствует ошибка. В частности LPC1343_CodeBase_v1.1.1 в настройках обоих PLL (CPU + USB).