Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Разбег фаз тактирования и данных
Форум разработчиков электроники ELECTRONIX.ru > Аналоговая и цифровая техника, прикладная электроника > Цифровые схемы, высокоскоростные ЦС
InsaneLogic
Здравствуйте, уважаемые форумчане!

Есть устройство, на котором АЦП adc08d1020) подключен к ПЛИС (xc6slx150).
Линии данных выровнены относительно друг друга с точностью +/-1мм. Но есть
один косяк - длна линии тактирования ровно на 10 мм больше длины линии данных.
Вопрос: насколько фатален такой косяк и можно ли его испрасить такими средствами
ПЛИС, как iodelay2?

С уважением,
Михаил.
disel
Вообще не косяк. Учтете эту задержку когда будете задавать временные ограничения. При необходимости поставьте клочный менеджер и им при необходимости задержите клок на нужную величину.
InsaneLogic
Спасибо!
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.