Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Микроархитектура Cyclone 4 GX.
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
jks
При работе с ПЛИС из семейства Cyclone IV GX столкнулся со следующей не совсем понятной особенностью некоторых чипов.
А конкретно интересуют EP4CGX30CF23 и EP4CGX50CF23 (корпус FBGA484).

Есть три устройства в корпусе FBGA484, которые допускают вертикальную миграцию: EP4CGX30CF23, EP4CGX50CF23, EP4CGX75CF23.
Собственно из-за этого и выбрали.

Если посмотреть эту группу в ChipEditor-е то у всех у них одинаковый размер и геометрия кристала 80 x 66,
а также расположение блоков памяти и DSP. Хотя количество LAB/LE/RAM/DSP должно отличаться.
Если использовать LogicLock, то можно задать размещение в любом месте кристалла.
Т.е. Fitter разрешает размещать логику в !!!ЛЮБОМ!!! месте кристалла.
И fitter все разведет, а assembler соберет.При этом главное не превысить количество ресурсов.

Размер выходных прошивок тоже для всех трех устройств одинаковый.

Собственно вопросы:

1. Сколько реально ресурсов содержится в EP4CGX50CF23?
2. Если там 50к LE, то каким образом устройство и Fitter знают какие координаты можно использовать?
3. Если за основу взят самый старший кристалл и в чипе при производстве образовались бракованные ячейки, то каким образом Fitter может узнать,
какие ячейки бракованные, а какие доступные, если битстрим всегда одинаковый и заполняет весь кристалл?

Судя по внутренней нумерации сначала появился EP4CGX75CF23, потом EP4CGX50CF23 и после него EP4CGX30CF23.


Чтобы было совсем интересно:

Нажмите для просмотра прикрепленного файла

Тридцатка, но влезло в нее 50к !!! Альтера сделала "резиновую" ПЛИС wink.gif
Stewart Little
Забавно sm.gif
Вопрос - и при всем этом оно работает в железе?
В качестве предположения - возможно, что при равном кол-ве логических элементов эти девайсы отличаются ресурсами разводки.

А Вы не пробовал проверить ситуацию в квартусе поновее, чем v11.0?
Mikle Klinkovsky
Цитата(jks @ Nov 28 2013, 19:50) *
Если использовать LogicLock, то можно задать размещение в любом месте кристалла.
Т.е. Fitter разрешает размещать логику в !!!ЛЮБОМ!!! месте кристалла.

Скажите, как вы определяете где какие места кристалла?
jks
Это картинка из ChipEditora
Нажмите для просмотра прикрепленного файла

А это распределение конфигурационной памяти битмап.
Нажмите для просмотра прикрепленного файла
Картинка весит под сотню мегабайт поэтому в архиве.

Пока проверял только на тестовом проекте. Самое удивительное что железо работает.

Сделал длиный сдвиговый регистр на 300Мгц. С отводами и обходами и отключением клока на обходные пути.
В SignalTap смотрю данные.
По очереди подключаю дополнительные отводы. Если подключить весь регистр кристалл потребляет более 5W.
У меня радиатора нет.


Mikle Klinkovsky
Это логическая структура, к физической структуре кристала непосредственного отношения не имеет.
Примерно так же как расположение логических секторов между бедблоков на дисках винчестера "без бедблоков". sm.gif
jks
Цитата(Mikle Klinkovsky @ Nov 28 2013, 20:51) *
Это логическая структура, к физической структуре кристала непосредственного отношения не имеет.
Примерно так же как расположение логических секторов между бедблоков на дисках винчестера "без бедблоков". sm.gif


Что значит логическая организация?

Битмап по идее должен соответствовать физической структуре.
Т.е. конфигурационные биты должны однозначно соответствовать упорядоченному размещению логических блоков,
иначе невозможно будет сформировать конфигурационный файл.
Или должен быть механизм трансляции для адресации блоков. Но у Альтеры механизм загрузки безадресный.

По крайней мере был для CI/CII/CIII.


Цитата(Stewart Little @ Nov 28 2013, 20:19) *
Забавно sm.gif
Вопрос - и при всем этом оно работает в железе?
В качестве предположения - возможно, что при равном кол-ве логических элементов эти девайсы отличаются ресурсами разводки.

А Вы не пробовал проверить ситуацию в квартусе поновее, чем v11.0?


Трассировочные ресурсы у них одинаковые. И блоки памяти совпадают.
Отличаются DSP блоками.

Нажмите для просмотра прикрепленного файла

Но это похоже программное ограничение Quartus.

Возможно кристаллы сортируют при производстве на предмет статической утечки.
Mikle Klinkovsky
Цитата(jks @ Nov 28 2013, 21:12) *
Т.е. конфигурационные биты должны однозначно соответствовать упорядоченному размещению логических блоков,

Где-то написано, что в кристалле не заложен механизм ремапинга битых областей при производстве?
jks
Цитата(Mikle Klinkovsky @ Nov 29 2013, 01:15) *
Где-то написано, что в кристалле не заложен механизм ремапинга битых областей при производстве?


ПЛИС все же не FLASH и не RAM.
У блоков есть дополнительное свойство физической связности в виде и трассировочных ресурсов.
У каждого блока есть сосед слева и справа с которыми от соединен DirectLink-ом.
А также выходы на коммутаторы C4/R4, которые чередуются через каждые 4 блока..
При ремапинге блока из резервной области придется тянуть дополнительные сигналы, чтобы сохранить
связность. При этом появится дополнительная задержка, которую надо как то скомпенсировать.

Сам факт ремапинга не отрицаю.
Но думаю, что ремапить целесообразно не весь блок, а отдельные элементы из которых блок состоит.
При этом физические координаты блока не меняются.

Если при ремапинге поменяются координаты блока, то изменятся задержки между блоками о которых
ничего не знает Fitter.


Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.