Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: вопрос гарантии параметров ИС в корпусе
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Разработка цифровых, аналоговых, аналого-цифровых ИС
mmc
Доброго времени суток, вопрос такой, вот сделали мы кристал, провели схемотехническое моделирование с учетом падов, провели тоже самое с учетом паразитов топологии, а нужно ли (что то подсказывает что нужно) проводить моделирование с учетом эфектов в корпусе?
я так понимаю что Allegro package SI это может, кто пробовал, подскажите.
велико ли влияние корпуса?
на сколько результаты подобного моделирования согласуются с эмпирическими?
и какие все таки возможности у ПО.
meloden2
Могу предложить поспрашивать у тамошних фабов что они сами про это думают, но от Вас тогда нужно больше деталей, включая документацию на кристалл.
nick@y-comp.com
psygash
Цитата(mmc @ Dec 12 2013, 08:01) *
Доброго времени суток, вопрос такой, вот сделали мы кристал, провели схемотехническое моделирование с учетом падов, провели тоже самое с учетом паразитов топологии, а нужно ли (что то подсказывает что нужно) проводить моделирование с учетом эфектов в корпусе?
я так понимаю что Allegro package SI это может, кто пробовал, подскажите.
велико ли влияние корпуса?
на сколько результаты подобного моделирования согласуются с эмпирическими?
и какие все таки возможности у ПО.

Зависит от схемы. Это нужно делать для RF, прецизионных аналоговых схем, силовых схем.
Мы, например, почти никогда не делаем.
fider
Цитата(psygash @ Dec 12 2013, 13:47) *
Зависит от схемы. Это нужно делать для RF, прецизионных аналоговых схем, силовых схем.
Мы, например, почти никогда не делаем.


Полностью согласен.
Например, см. например, IBIS-модели, для быстродействующих микросхем, где производители обязательно стараются учитывать паразитные параметры корпуса, в.т.ч. индуктивность выводов.

Сейчас в САПРах последний штрих разработки - учет корпуса.
В пакетах специально закладывают варианты: корпусирование на уровне пластины (Wafer-Level Packaging – WLP); 3D-корпусирование – корпус-на-корпусе (Package on Package – РоР), стекированные, или штабелированные чипы (3D stacking, stacked die, С2С), корпуса, созданные на уровне пластины в масштабе кристалла (Wafer-Level Chip-Scale Package – WLCSP), мультикристалльные модули (multi-chip module – MCM) и др.

С Allegro package SI не знакомился.
Сам больше ориентируюсь на ISE (Synopsys), хотя в данном случае это может не удобно использовать.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2024 Invision Power Services, Inc.