Форум разработчиков электроники ELECTRONIX.ru

B-52

Dec 25 2013, 12:43

Всем привет!
Есть готовая плата в 7.9.4.
Открываю плату, нажимаю "Сохранить", закрываю.

При очередном запуске на 13% рассказывает следующее:
Error: Unable to find padstack 'via040018' for via range 1 to 8.
Error: Unable to load design (E:\PROJECT\TEST\PCB\Work\Layout_Temp\LayoutDB.lyt). Padstack missing from Padstack partition. No padstack called "via040018" defined for via layer range 1 - 8

После этого плату открыть не получается.

lekintr

Dec 25 2013, 12:47

Цитата(B-52 @ Dec 25 2013, 16:43)

После этого плату открыть не получается.

Ну нормально, слетел дизайн, у них это часто бывает, поэтому надо сохраняться в архив почаще. Если архивной копии нет, есть высокая вероятность потери дизайна. Ну и желательно библиотеку проверить, есть там этот падстек, может переиндексировать перед запуском платы.

Прямо сейчас не заходя в плату запакуйте ее в архив. А потом попытайтесь подсунуть одну из копий дизайна. Их там может быть до трех штук. Backup, Layout и Work папки. В новой копии удалите все кроме Layout и в нее подсуньте комплект файлов из других папок на запуск.

B-52

Dec 25 2013, 12:50

Цитата(lekintr @ Dec 25 2013, 15:47)

Ну нормально, слетел дизайн, у них это часто бывает, поэтому надо сохраняться в архив почаще. Если архивной копии нет, есть высокая вероятность потери дизайна. Ну и желательно библиотеку проверить, есть там этот падстек, может переиндексировать перед запуском платы.

К сожалению, с архивной копией происходит то же самое после сохранения.

lekintr

Dec 25 2013, 13:02

Цитата(B-52 @ Dec 25 2013, 16:50)

К сожалению, с архивной копией происходит то же самое после сохранения.

Значит дизайн перекосило и это почти окончательный диагноз. Такое происходит всегда, если Вы "вылетели" во время работы, а потом зашли
и продолжили как ни в чем не бывало через "восстановление". Оно у них ненадежное. Через какое то количество "вылетов" дизайн перекашивает
окончательно. Если плата хоть раз вылетела разумно сразу же откатиться на архив, как бы много изменений не потерялось...

Рецепт по восстановлению.

Тогда создавайте новую плату с нуля, новый проект, голую плату в отдельной папке, копируете схему и делаете аннотацию,
затем перетаскивайте в нее разводку, есть два способа.
1. Открываете обе платы, новую и текущую, включаете в обоих режим Copy Circuit и копируете
все что можно скопировать, при желании возьмет все до последнего переходного отверстия,
компоненты подцепит автоматом.
2. Делаете экспорт разводки в шаблон библиотеки. Затем в новый дизайн копируете схему с
текущей платы, а с шаблона разводку, аннотация подцепит все компоненты.

Frederic

Dec 25 2013, 13:34

Цитата(B-52 @ Dec 25 2013, 15:43)

Всем привет!
Есть готовая плата в 7.9.4.
Открываю плату, нажимаю "Сохранить", закрываю.

При очередном запуске на 13% рассказывает следующее:
Error: Unable to find padstack 'via040018' for via range 1 to 8.
Error: Unable to load design (E:\PROJECT\TEST\PCB\Work\Layout_Temp\LayoutDB.lyt). Padstack missing from Padstack partition. No padstack called "via040018" defined for via layer range 1 - 8

После этого плату открыть не получается.

цитата fill

Есть три базы:
- текущая проекта (т.е. после последнего нажатия Save) (папка Layout)
- авто бекап (папка Layout_Temp)
- бекап (папка BackupDatabase)

Если произошел сбой, то система при загрузке проекта предлагает загрузится из первых двух.

Бекап обновляется при нажатии вами Save, т.е. то что сохранилось сейчас становится текущим, а предыдущее удачное сохранение становится бекапом. Чтобы нажать Save нужно нормально загрузится, т.е. теоретически невозможно сделать так, чтобы все три базы имели не загружаемые данные - если только сбой не произойдет в процессе выполнения Save, т.е. вместо того чтобы сначала перенести данные Layout в BackupDatabase и затем сохранить временные данные в Layout, произойдет сначала запись в Layout и сразу перенос этих же данных в BackupDatabase (т.е. во всех трех местах окажутся одинаковые испорченные данные).

fill

Dec 26 2013, 08:21

Цитата(B-52 @ Dec 25 2013, 16:43)

Всем привет!
Есть готовая плата в 7.9.4.
Открываю плату, нажимаю "Сохранить", закрываю.

При очередном запуске на 13% рассказывает следующее:
Error: Unable to find padstack 'via040018' for via range 1 to 8.
Error: Unable to load design (E:\PROJECT\TEST\PCB\Work\Layout_Temp\LayoutDB.lyt). Padstack missing from Padstack partition. No padstack called "via040018" defined for via layer range 1 - 8

После этого плату открыть не получается.

Был такой проект от пользователя. Проблема была в том что слили схемный проект с pcb из другого проекта (результат в правилах в схеме 2 слоя в плате 4) - типичная российская проблема, схему и топологию делают два разных человека удаленно друг от друга и не делают передачу данных как положено. Вот цитата менторовского инженера

Цитата

I think we need to try and find out a little more about the history of this design. The problems we’re getting with the padstack messages are typical of cases where the Customer tries to ‘glue’ or ‘marry’ a front-end from one project and a PCB from a different project together, and sync them up as one design; you absolutely cannot do this! Again, please review TechNote mg48468 and ESPECIALLY AppNote MG581492 for more details on supported ways of achieving this result.

Решения было два:
его

Цитата

At this point, you will need to make a copy (in the Job Management Wizard) of the project without the PCB part of the design (create a new project, and add the .sbk files from the old project; else you could manually delete the PCB directory and the pointers to the .pcb file and Layout Template in the .prj file (not officially supported, do at own risk!), and then ‘recover’ the layout using Circuit Move & Copy via the Layout Clipboard or via a Layout Template, i.e. similar techniques to those described in TechNote mg48468 and AppNote MG581492. You would have to use the above ‘trick’ of disassociating the project from the PCB in order to open the original layout in order to use the Circuit Move & Copy technique – however, you should be able to make a Layout Template in the Central Library without having to do that (so, that is the best option for your Customer); then, using your ‘new’ project which does not yet have a PCB associated with it, you just point to the Layout Template you created from the original layout, when you create your new PCB design. This also has the advantage of setting up your stackup, via definitions, plane definitions etc. etc., whereas if you use the CMC technique you would need to set all that up manually in the new layout.

мое
- открыл проект в 2005
- отключил CES
- привел проект в нормальное состояние - чтобы везде (схеме-топологии) было одинаковое кол-во слоев
- затем все заработало и в 7.9.5