Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работа с serdes в Cyclone III
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
_Anatoliy
Вопрос касается serdes в ALTLVDS_RX. Каким образом происходит символьная синхронизация в приёмнике?Другими словами как приёмник из входного битового потока правильно формирует выходные слова?В описании не нашёл,плохо искал?
delaver
Может оно и не нужно, поставили корку, убедились что есть синхронизация и вытаскивайте параллельные данные. Если данные идут корректно, смысл разбираться в том как внутри устроена синхронизация.
_Anatoliy
Цитата(delaver @ Dec 26 2013, 12:55) *
Может оно и не нужно, поставили корку, убедились что есть синхронизация и вытаскивайте параллельные данные. Если данные идут корректно, смысл разбираться в том как внутри устроена синхронизация.

Поторопился с вопросом,всё нашлось.В том то и дело,что если свою обвязку не делать то синхронизации не будет никогда.
Алексей_1990
Цитата(_Anatoliy @ Dec 26 2013, 15:04) *
Поторопился с вопросом,всё нашлось.В том то и дело,что если свою обвязку не делать то синхронизации не будет никогда.

Добрый день. Скажите, пожалуйста, с о какой обвязки шла речь?
doom13
Цитата(Алексей_1990 @ Mar 17 2016, 10:54) *
Добрый день. Скажите, пожалуйста, с о какой обвязки шла речь?

Автомат синхронизации, который ищет правильные границы принимаемого слова (сравнивает принятое слово с известной тестовой последовательностью и тактирует порт align ядра при их отличии).
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.