Есть BGA с шагом 0.8мм 363pin, под него рекомендуют VIA с отверстием 0.25мм и площадкой 0.5мм. Если отверстие сквозное, то в Expedition v2004.4 эта площадка ставится на всех слоях, в том числе и на слоях где эта цепь не используется. Если тянуть любую цепь между этими площадками, то нетрудно подсчитать, что потребуется зазор-проводник-зазор 0.1-0.1-0.1мм. Площадки под сами шарики рекомендуется делать 0.4мм, что дает на верхнем слое зазор-проводник-зазор 0.13-0.13-0.13мм. Все цепи земли и питания хотелось бы сделать потолще, а они на внутренних слоях и получаются по 0.1мм. Сразу возникает два вопроса:

1) Можно ли убрать площадки для VIA на внутренних слоях, как например делается в http://direct.xilinx.com/bvdocs/appnotes/xapp157.pdf ?
2) Если да, то как это сделать в Expedition?

Еще раз повторюсь, что речь идет о сквозных переходах.

Да, можно в WG2002 это было так:
Edit\Modify\Padstack Processor, в WG2004.4 думаю аналогично!

Век живи - век учись. Благодарность не знает границ!