Можно ли вклчать параллельно вывода плис альтера?

А почему бы и нет?! Вот только выводы должны быть в третьем состоянии. И во избежание коллизии, в определенный момент времени источником сигнала является только одно цифровое устройство.

Вот тут странно, но уже ответили Вам=))))))))

Полагаю и просто в параллель можно включать для увеличения нагрузочной способности, единственно надо контролировать, что бы не было большого разброса по задержкам до разных пинов

Это очень плохая практика. Возможно же, что ток нагрузки для этих выводов разделится не поровну даже в статике? Возможно. А уж в динамике - это точно...
Ну а дальше все зависит от Вас. Хотите, чтобы все изделия работали долго и без головной боли?
Допустим, что будет 1% отказов... Это много или мало? И сколько стоит отказ? Но не микросхемы, конечно. А то, во что оцениваются убытки Вашего потребителя. Т.к. при хорошем раскладе он убытки взыщет с Вас...
Или есть только одна игрушка, лежащая на столе... И от ее отказа ничего не зависит. Сгорела, выкинули, забыли...
Если бы Альтера "поощряла" такие художества, то давно бы выпустила бы аппликуху о том, как это делать... А на высказывания чайников не обращайте внимания. Думайте своей головой!

Ничего страшного в этом нет на самом деле. Это плохая практика для биполярных транзисторов, открытые полевики же в первом приближении являются обычными сопротивлениями (на том участке хар-ки, на котором они работают при допустимых нагрузках в CMOS-микросхемах), и их параллелят налево и направо в любых схемах (в т.ч. и внутри самих I/O ячеек). Их сопротивления легко рассчитываются из даташита, делением VOL на Iout, это худший случай, который и нужен для расчета, сколько выходов напараллелить.
Единственное, надо обеспечить синхронность управления затворами, касаемо данного случая - управлять от триггеров, расположенных в I/O ячейках (и никак иначе)

Нет апликухи у альтеры - а зачем она нужна, когда такие апликухи есть в изобилии для древних серий CD4000. С тех времен в свойствах полевых транзисторов ничего не поменялось.

Можно, только open-drain надо сделать.
http://www.altera.com/support/kdb/solution...51998_3110.html

Можно.
Сам видел подобные схемные решения, которые работают много лет.
Но лично я бы так делать не стал.

+1
Их параллелят даже в импульсных источниках питания, на которые достаточно аппликух.

Да, думать надо, действительно, своей головой. Но перед тем как так сделать, надо бы освежить в памяти даташит на плисину и подробно разобраться в устройстве пина.

Вы хотите сэкономить на одном транзисторе один рубль?
Или вопрос чисто теоретический? Тогда да!
Если вопрос практический то +1 рубль я б добавил к схеме)

если по плисине после Place-n-Route задержки в полтакта между этими двумя пинами не набежит - то всё ок ;-)

Вопрос, чаще, что негде этот рубль на плате разместить... Сейчас кругом миниатюрность, всякие там флип-чипы с шагом 0.4... Лишний резистор в 01005 некуда впихнуть.


это да, вопрос критически важный, такие пины НЕОБХОДИМО подключать к триггерам в I/O ячейках, для получения гарантии синхронности во всем диапазоне PVT

Исходя из практического опыта - можно. Выпущена не одна тысяча устройств и работают уже более 10 лет. Объединялись именно с целью увеличения выходного тока по 3 ноги Cyclone.

Я за отдельный транзистор, если для увеличения нагрузочной способности. Места практически не займет. Если же вам нужна схема монтажного ИЛИ, то можно, с открытым стоком. Если не согласны)), то я думаю, все равно при отладки программы лучше пока отдельный транзистор, а потом параллелить.

А я вот добавлю причину для параллелей выводов. Почему-то после пайки один вывод ПЛИС не стал работать. Вообще. И все бы ничего, но на него выведен светодиод, индицирующий режимы работы устройства. Мне было проще повесить перемычку от двух других ножек к цепи на светодиод, чем перепаивать микросхему. А в проекте я просто сделал
Теперь для совместимости с одной этой платой у меня в проекте это так и останется.
Честно говоря, даже вопросов о возможности такого включения не возникало, пока не наткнулся на эту тему. Может это неправильно и мне не стоит так делать, а микросхему перепаять? Или, все-таки, проблемы в этом нет?

Я б не работающий вывод в z состояние перевел ( чтоб эта тема Вашего случая не касалась )
assign LED_tst[0] = 1'bo ? LED_out[1] : 1'bz;

В этом проблема может быть, а может и не быть, надо смотреть по отчету плейсера-роутера. Если это CPLD (и не FPGA, которую производитель за CPLD выдал), то проблем точно нет. Если этот LED_out[1] - регистр, и плейсер разместил их в i/O ячейках - то тоже проблем нет. А вот если оно идет откуда-то с середины кристалла на два пина разводкой, то 50/50, проблемы (сквозняки при переключении) могут быть, а могут и нет, как повезет.

Я напомню - этот неработающий вывод только на одной плате. Там повешена перемычка на два других вывода. Если я переведу этот вывод в z состояние, то прошивка будет только для этой платы. А мне именно этого и не хотелось бы. Тогда лучше перепаять плисину.
Сквозняки Вы имеете ввиду - несоответствие временных интервалов? Если так, то пофиг. Это вывод включения светодиода. Его задача либо светить, либо не светить, оператор врядли на глаз определит точное время включения и выключения.

P.S. речь идет о втором циклоне (EP2C8Q208).

Вовсе не пофиг. То есть, светодиоду то пофиг, а вот закороченным выходам нет - когда один уже в 1, а другой еще в нуле, замыкание получается. Оно же - сквозняк.

У вас ведь светодиод? Так выдавайте на оба пина или Z или 1 (или Z/0) смотря какой стороной светодиод включен, и забудьте о времянках и сквозняках. Когда выход в Z - светодиод не светит, когда в активном состоянии, светит.

Спасибо! Так и сделаю.