Здравствуйте!

Дилема - оставлять или не оставлять в релиз-версии JTAG-UART. Програмисты, которые пишут под NIOS настаивают
на том чтобы оставить им возможность для дебага. Тоесть, FPGA часть скорее всего не будет менятся часто и они хотят иметь "замороженый", прогнаный через тесты бинарник который можно использовать и для разработки софта и для релиза всего пакета. Естественно, релиз софта ничего посылать через UART не будет.
Вроде бы и аргумент у них реальный, но с другой стороны лишняя логика в FPGA тоже не фонтан. Добавление же UARTa на время софтверных дебаг-сессий, меняет FPGAшный бинарник, а значит и результаты отладки могут быть другими....

Как поступаете Вы в своих разработках?

а я бы оставил не только JTAG-UART, но и все что удастся впихнуть...
Представьте, что железка глухая, и "лишнего нет". Но иногда сбоит... И почему - не понять. Так лучше? А сколько стоит "оставить" и сколько переделать проект, плату, купить комплектацию?
Ищите "design for test"...

у ксалинкса к его микроблайзу есть модуль дебагерный. Не только UART, а еще что-то, прям большой модуль. Так у них написано что мы рекомендуем всегда такой модуль иметь, и в релизе, и в пустом проце. И даже если он вам не нужен все равно вставляйте и пусть будет. И даже есть пугалка, что без него может хуже работать чем с ним.

оставить, конечно. или вы считаете, что если вы обозвали какой-то билд релизом, то в нем не осталось багов?

просто были проекты где было категорическое требование отрезать все лишнее что не используется в основном фукциональном режиме. И тестировалось очень долго и нудно в тестбенчах и в реале в разных климатических условиях и при разных помехах. Здесь условия немного другие и по этому нужно оставить програмистам всякие полезные инструменты.
Спасибо всем, вы помогли сделать выбор

оставлять JTAG-UART в QSYS/SOPC системе можно, но категорически не рекомендуется оставлять его для BSP в качестве stвin/stdout/stderr дефолтного.
дело в том, что если к JTAG-у не подключено устройство отладки (байтбластер или ещё что) то в подсистеме JTAG-UART накапливаются данные, которые некуда выводить, в результате после переполнения выходного буфера для QSYS/SOPC может подвиснуть.

Вобщем тестируйте, проверяйте, и не оставляйте stdout/stderr по дефолту.