Здравствуйте!
Имеется плата ML402 с Virtex4 с микросхемой памяти DDR SDRAM. Необходимо зашить контроллер памяти в плис. На сколько я понял, стандарт на память говорит о том, что с ней нужно использовать входные-выходные буферы SSTL2 class II.
В схеме на плату и распиновке ПЛИС обнаружил некоторую нестыковку: для тактового сигнала обратной связи нельзя использовать SSTL2 class II, так как он требует опорного напряжения, а пин отведенный под эти цели занят сигналом указания банка памяти.
Вопрос: можно ли принимать этот сигнал входным буфером LVCMOS25? Совместимы эти стандарты?