Здравствуйте подскажите пожалста назначение контактов разъема JTAG : TRST, RESET, RTCK. Я так понимаю это сигналы сброса но в чем их различие?

TRST - это сброс самого JTAG-а. Он асинхронно переводит автомат состояний JTAG в состояние TEST-LOGIC-RESET, и прекращает работу JTAG. На работу процессора он влияния не оказывает.
RESET - это сброс процессора. Он сбрасывает процессор, при этом JTAG остается рабочим, правда, частично, без многих эмуляционных функций.
RTCK - к сбросу отношения не имеет. "Return Clock" - возвратная тактовая частота. Она происходит из сигнала TCK, простробированного внутри процессора своей тактовой. По нему работают многие эмуляторы (но не все), эти эмуляторы TCK лишь генерируют, а прием-передачу данных ведут по RTCK. Также RTCK используется в системах JTAG с адаптивным тактированием, для определения задержки TCK->RTCK. Должен быть заведен на соответстующий выход процессора (RTCK, TCK_RET), если же его нет, то соединен с TCK.

Кстати, по схеме... подтягивать TRST к VCC - плохая практика. Надо к GND, чтобы при отключенном эмуляторе JTAG процессора сидел в глубоком резете. Докучи, скорее всего, подтяжка на плюс будет тягаться с встроенной подтяжкой на землю в процессоре. Выходные сигналы, TDO, RTCK, так вообще, подтяжек не требуют. А вот RESET подтянуть не помешает, чтобы наводками с неподключенного разъема случайно не резетнулся процессор.

спасибо за ответ. а можете объяснить что что из себя представляет автомат состояний? я понимаю что что такое конечный автомат впринципе, не понятно что он из себя представляет в JTAG? набор триггеров или что?
Сброс процессора означает обнуление регистра словосостояния?
Основное назначение RTCK -генерация собственной частоты для согласования операций эмуляторов. так?

Скажите, Вы хоть раз в сети поискать пробовали?
Или сами жевать не можете, а можете принимать только "пищу б/у", т.е пережеванную?
Стыдно же должно быть, когда вот так показываете свою лень!

про процессор я уточнил, а про автомат состояний JTAG мне непонятно. в гугле не забанен. искал.

Синонимы: "машина состояний", "цифровой автомат", "state machine". Спросить у Гугл: "JTAG state machine", или "JTAG state diagram":
http://infocenter.arm.com/help/index.jsp?t...d/I1032053.html

Ну да... Сильно искали.. Как же...
Тогда поищите еще и на моем сайте...

вобщем я понял.автомат состояний это алгоритм по которому работает контролер TAP. Сам контролер TAP находится в подключаемом отладчном устройстве и процессоре а подключение осуществляется при помощи вилки bh2-20 которая обозначена как XP3 на схеме. Так?

Это набор триггеров и логики, реализующий хранение текущего состояния JTAG TAP и алгоритм переходов между его состояниями.


Сброс процессора это сброс процессора целиком, а не его регистра. Берете даташит на тот процессор, что там, и читаете, что он сбрасывает, а что устанавливает. Кнопку "reset" на PC видели? Вот это он.


Основное назначение RTCK - корректная работа в режиме адаптивного тактирования, когда сам процессор может снижать тактовую частоту на TCK, в зависимости, например, от тактовой частоты CPU. Дополнительное назначение - возможность работы эмулятора вообще без использования сигнала TCK, когда источник TCK расположен в устройстве, и по цепи RTCK его принимает эмулятор (далеко не все эмуляторы на такое способны, пример тех, которые умеют - TI XDS510, XDS560).

Спасибо за развернутый и понятный ответ. А вот касательно схемы вопрос. четные выводы разъема не используются но для того чтобы на них не наводились помехи они заземлены. Но почему выводы 17 и 19 заземлены через резисторы? а вывод 1 и 2 соединен между собой? так же в схеме есть 2 вилки pls 02 (XP1 и XP2) они как я понял нужны для установки перемычек чтобы управлять режимами программирования ?

XP1 я вообще не знаю, зачем... на RTCK подтяжки не положены, на RTCK полезен может быть последовательный резистор 27..33 ом, но не подтяжка. XP2 - она JTAG не касается, опять же, надо смотреть, куда она там в схеме в конце концов идет.

Что касается подтягивания пинов 17 и 19 - то пин 17 (DBGRQ) является входом для таргета, и соотв., если не задействован, то и подтягивать его никуда не надо, оставлять висячим. Пин 19 (DBGACK) можно подтянуть к нулю, можно и жестко, не обязательно через резистор, можно и оставить висящим, он в современных системах не используется все равно. Эти все нюансы, видимо, от непонимания назначения сигналов у автора этой схемы.

Выводы 1 и 2 - VTREF и VDD - это сигнал, определяющий уровни сигналов на пинах JTAG, и цепь питания для эмулятора, им по статусу положено быть заведенными на 3.3, если уровни 3.3-вольтовые.