Передо мной стоит задача объединения двух плат на расстоянии порядка 300м по оптике с информационной (полезные данные) скоростью не ниже 4Гбит/с.
с одной стороны ячейка на базе Altera Stratix GX V, с другой достаточно жирный Virtex 7 (VX1140T), на каждом конце разъемы SFP+.
Задачи ячейки Stratix передавать выборки с АЦП с предварительной частотно-временной и пространственной обработкой по одному каналу
Задачи ячейки Virtex7 принимать с 16 каналов (от 16 ячеек Stratix) эти выборки, выполнять необходимую обработку и сбрасывать результат по 4 каналам объединительной платы дальше.
Вопрос встал, какой протокол использовать?
Из вариантов рассматривали OBSAI, CPRI, SFPDP, и исходя из этого заложили оптические приемопередатчики SFP+ 6,144
Купили Xilinx корку OBSAI, но в кристалле Virtex 7 (VX1140T) произошел казус - корка отказалась правильно генерить MGT, в поддержке Xilinx вежливо сказали переходить на CPRI, т.к. OBSAI устарел и больше не поддерживается
(слава богу, не успели купить Альтеровскую)Вопрос встал, что покупать теперь?
И может можно как-то дешевле их подружить на такой скорости? Желательно оставив уже заказанные SFP+ приемопередатчики.
CPRI нормально поддерживается и в Altera и в Xilinx, но стоит по 1 ляму за каждый.
SFPDP стрёмный, он хоть стоит чуть дешевле, но данную скорость (6,144) заявляет только один производитель этого IP StreamDSP, который имеет сайт из одной страницы и не является оф. партнером ни Altera, ни Xilinx.
Стал уже подумывать о самопальном протоколе, т.к. требования не очень большие:
- передавать данные из Stratix в Virtex в 80% времени
- принимать данные Stratix от Virtex в 20% времени
- с простейшим контролем целостности для осуществления повторов или каким-нибудь кодированием для восстановления, ну и скремблер естественно.
Также были мысли о SerialRapidIO, Aurora и Seriallite, но тут видимо конкуренция, простых совместимых форматов в Altera и Xilinx я не нашел, да и эти вроде как на таком расстоянии работать не будут.
Или может у кого уже есть опыт использования самопальных протоколов на подобных скоростях между Altera и Xilinx и такой добрый, что поделится исходниками?
Что посоветуете, мужики?
