Добрый день!
Обращаюсь к более опытным, чем я, товарищам с таким вопросом:

Предположим что есть аналоговый сигнал, линейно изменяющийся от -1 до +1 В. Или от 0 до +2 В. Есть задача его оцифровать с высоким разрешением.
Предположим, что есть АЦП 16 бит, которое оцифровывает это сигнал с разрядностью 16 бит.
Что будет, если соединить аналоговые входы двух АЦП последовательно и подать на них тот же сигнал. Получится удвоить разрядность до 32 бит?

следуя такой логиге если соединить параллельно то получится только 8 бит?

в два раза это +1 бит, а не +16, но не получится всё равно.

А разве у АЦП есть выход, чтобы их соединять последовательно?

почему? если сигнал подать на резистивный делитель и оцифровать сигнал с каждого резистора отдельно (если у АЦП есть дифференциальный вход), а потом сложить, то получится 17 бит

Не мучайтесь ерундой.

Вот так:
http://www.atmel.com/Images/doc8003.pdf

Добрый день! О разрядности выше 20 бит лучше забыть - это довольно сложно, даже если АЦП вам и даст эти 32 бита.
Разрядность - это не только АЦП, но и три-четыре килограмма... извините, аналоговая схемотехника перед входами АЦП, разводка печатной платы, система питания и много-много других факторов.

Если нужны реальные 18-20 бит, и не требуется высокая скорость преобразований ( 10 - 1000 Гц), возьмите сигма-дельта АЦП. Например AD7718, ADS1247.

под последовательным включением АЦП, насколько я понял, автор в качестве такого делителя собрался входные сопротивления АЦП использовать.
да и делить сигнал чтобы точнее его померить это что-то новенькое, разрешение оверсэмплингом и с одним АЦП хоть до 32 бит поднять можно, толку правда от такой разрядности не особо много.

В старые времена, да и сейчас иногда, использовали АЦП с поддиапазонами и комбинационной логикой для "сбора" результатов, см., например, AD6645, когда хочется получить большое разрешение и широкую полосу. Но, на коленках на такие вещи лучше не заморачиваться. См., например, Folding ADC во второй части прикрепленной статьи:

Чисто в теории - возможно. Только понадобился бы еще ЦАП.
Схема такова.
Выходы АЦП располагаем в ряд: 16 бит "младшее" АЦП и следующие 16 бит - "старшее".

А вот со входами значительно сложнее, они настроены так:
1 дискрета старшего АЦП равна полному диапазону младшего. Так что когда младшее АЦП уже достигло своего максимума, старшее поставило на выходе одну единичку.
Выход старшего АЦП снова преобразовывается в аналог ЦАПом и далее вычитается из входа младшего АЦП при помощи ОУ. То есть, когда старшее АЦП увеличилось на 1, ЦАП вычел эту величину из входа младшего, и оно снова установилось в ноль.
Дальше опять то же самое - младшее АЦП досчитывает до максимума, старшее увеличивается еще на единичку, ЦАП опять смещает младшее к нулю - и так далее, на все 32 разряда.

Но на практике это абсолютно немыслимо. Потому что:
требуется идеальное согласование всех уровней друг с другом, а АЦП и ЦАП никогда не бывают абсолютно линейными, ОУ тоже. Так что младшее АЦП при каждом смещении точно в свой ноль попадать не будет, и суммарная точность окажется равной точности "старшего" АЦП и ЦАПа, которая должна тогда соответствовать конечным 32 битам.

Вывод:
надо сразу брать высокоточное АЦП и при этом абсолютная правда то, что написал haker_fox выше.

Ну почему же? Вполне мыслимо. Нужны всего лишь высокоточный (и стабильный) делитель (делители) и хороший ИОН. Если задача - оцифровывать медленные сигналы, то - вполне реальна.
Но практического смысла не имеет, это правда.

[сообщение удалено пользователем]
причина: и так много ***ни написал, надо и честь знать))))