Помогите разобраться, какие именно модели есть в NXP_RFpower_Lib_V08p0 для AWR для транзистора BLF571.

В документации приводится дизайн согласующих цепей для частоты 225 МГц. Необходимо пересчитать согласование для более низкой частоты, но сопротивление Zs и ZL приводится только для 225 МГц. При добавлении в AWR на схему транзистора BLF571 появляются такие дата-файлы: NXP_BLF571_A_data_1 и NXP_BLF571_A_data_2 для двух портов и NXP_BLF571_B_data_1 для 5 портов. Если нагрузить представленные в документации согласующие цепи на модель транзистора, то согласования не получается.

Что есть что в прилагаемой базе от NXP? Или что я делаю не так?

Если к выходу рассматриваемой модели транзистора подключить нагрузку с импедансом Zl из даташита, то можно видеть отрицательную активную составляющую входного импеданса. Это означает, что напрямую согласовать на импеданс источника Zs (тем более из даташита) не получится. Во-первых невозможно изготовить пассивную согласующую цепь, имеющую отрицательное активное сопротивление, а во-вторых получим автогенератор.
Конечно можно считать, что модель транзистора неправильно работает. Однако такое поведение современных LDMOS транзисторов с большим усилением (порядка 27-30 дБ) на этих частотах - обычное дело. Не стоит этому удивляться. Прикрепил файлы проектов в AWRDE для 8,9 и 10 версии. Там как раз показан результат нелинейного моделирования BLF571 (библиотека NXP последней 8-й версии) в скорректированной схеме. Как видно импеданс нагрузки взят из даташита, а импеданс источника достаточно близок к значениям производителя. Коэффициент усиления, КПД, выходная мощность соответствуют типовым значениям из даташита. Таким образом, аналогично можно пересчитать импеданс источника и нагрузки и на другие частоты.

А резистор на 33 Ом и емкость в 1 нФ это что? Коррекция модели? Потому, что таких элементов на примере от NXP нет.

Если рассматривать пример от NXP, то есть транзистор и есть входная и выходная цепь, которая настроена на то сопротивление, которое указывается в даташите (это подтвердил для себя симуляцией в AWR). Подавая мощность на транзистор пытался смотреть его входное сопротивление при наличии мощности. Получается не более 2-3 Ом активной составляющей и -25 Ом реактивной. Если реактивная еще как-то близка к даташиту, то активная сильно отличается.

Пытался, используя модель, делать load pull. Тоже активное сопротивление получается на входе 3-4 Ом.

Вот и не понятно, как работать с моделью и на сколько она точна

Приложил свои файлы в AWR10.

Если рассматривать Ваш файл "BLF571_input_output_circuits.emp", то можно увидеть много грубых ошибок в схемах измерения оптимальных импедансов источника и нагрузки транзистора. Начну с основной. Входной импеданс транзистора (особенно рассматриваемого) сильно зависит от импеданса нагрузки. Во всех Ваших схемах измерение входного импеданса производится, когда выход транзистора нагружен на 50 Ом. Отсюда большая ошибка при входном согласовании. Ниже привожу схему измерения оптимального входного импеданса, на которой видно, что выход транзистора нагружен на оптимальный выходной импеданс нагрузки Zl=31,7+j29,3 из даташита.

Ток смещения (покоя) стока Idq=50 мА, как по даташиту. Ниже привожу зависимости выходной мощности, входного импеданса, коэффициента отражения от входной мощности.

Видно, что при некоторых значениях входной мощности входной импеданс имеет даже отрицательную активную часть и следовательно коэффициент отражения от входа при этом больше 1. Понятно, что в лоб выполнить входное согласование без потерь/повышения устойчивости в этом случае не получится. Поэтому в таких случаях применяется один из вариантов повышения устойчивости усилительного каскада, который был показан в предыдущем посте. Этим пользуется многие, в т.ч. и разработчики NXP (если посмотреть даташиты на другие транзисторы). Что касается резистора 1000 Ом в даташите, то тут скорее всего либо ошибка в указании номинала резистора, либо в последних партиях транзисторов установлены более современные (совершенные) кристаллы 50-ти вольтовой серии LDMOST, что NXP часто практикует. Модель обновили, а схему в даташите, по-видимому, исправлять не стали.
Обычно у NXP достаточно точные модели, чего не скажешь о значениях импеданса в старых даташитах.
Что касается остального. Непонятен физический смысл измерения выходного импеданса транзистора в линейном и нелинейном режиме (особенно когда ко входу подключены те же 50 Ом), поскольку для усилителя, работающего в классе AB, выходной импеданс измеренный таким образом, будет сильно отличаться от оптимального импеданса с точки зрения максимального КПД или выходной мощности.
При проведении нелинейного моделирования в схеме BLF571_input_output_circuits_POWER так же непонятно зачем установлен ток смещения стока Idq=2000 мА. При таком токе во-первых, получаем существенно отличный режим работы от даташита, во вторых значительно превышаем максимально допустимую рассеиваемую мощность и в третьих в моделях NXP, учитывающих явление саморазгорева, получаем большую ошибку ввиду ухода параметров прибора из-за повышенной температуры.
По "Graph 2" и "Graph 5" видим, что такое согласование по входу никуда не годится.

Всё те же самые непонятности и при проведении измерений с тюнерами импеданса. Считаю, что в симуляторе делать Source Pull c целью нахождения оптимального (по согласованию) импеданса источника крайне бессмысленная задача. Потому как импеданс источника комплексно сопряжен с входным импедансом. А измерение входного импеданса можно сделать напрямую и точно, как показано в начале поста.
В итоге полученные 3-4 Ома - ошибка измерения, возникшая из ограниченности круга поиска импеданса источника.

В идеале нужно сначала "успокоить" транзистор. Дать начальное приближение импеданса источника и делать load pull с целью отыскания оптимального импеданса нагрузки Zl. Далее находится (уточняется) входной импеданс, а следовательно и импеданс источника Zs. По полученным значениям Zs и Zl проектируются согласующие цепи.

Провел Load Pull тест модели с поиском максимальной выходной мощности (маркер - O) и максимального КПД стока (Drain Efficiency - DF, маркер X). Режимы: Vds=50V, Idq=50 мА, Pin = 16 dBm. Схема и результат теста:



Точки:

• MAX Pout Zl=26,3+j23,4 (24,6 Вт; 62,7 %)
• datasheet Zl=31,7+j29,3 (23,4 Вт; 68,7 %)
• MAX DF (7,6 Вт; 83,7 %) Zl=11,8+j70,3

Как видно, оптимальный импеданс Zl из даташита как и положено расположен между точками максимальной выходной мощности и максимального КПД. При этом достигается разумный компромисс, выходная мощность и КПД соответствуют даташиту. Так что модель работает вполне точно. Вероятно в "List of components" ошибка при указании номинала резистора R1 (скорее 100 Ом, а не 1000).

Здравствуйте, а можете и мне пожалуйста объяснить как правильно load pull анализ проводить.
Исходные данные: модель ADS и даташит. Для транзистора в даташите указаны импедансы для частоты 108 мгц входной 1.94 +j2.87 и выходной 3.35 +j3.95, оба в балансном включении, то есть измерены gate to gate, drain to drain. Далее я по шаблону собрал схему. Предположил, что так как транзистор должен работать в push pull, то просто поделить импедансы на пополам. Но не понятны настройки в load pull которые выделил оранжевым. Особенно Z_Source_Fund, по началу предположил что это входной импеданс и вбил 0.97 +j1.94 половина от того что дана в даташите, в результате посчитать анализ не может, все invalid. Результаты выдает только если в Z_Source_Fund забиваю импеданс с отрицательной комплексной частью. Например 5 -j5.
В графиках результата есть графа Z_In_at_MaxPower это что ? входной импеданс при котором мощность наибольшая ? С цифрами из даташита результаты анализа не сходятся в даташите входной импеданс индуктивный +j а в результате анализа импеданс емкостный -j если ориентироваться на Z_In_at, этот момент вообще в ступор поставил, при этом выходной импеданс как то более менее похож на цифры из даташита. Как выбирать правильно импеданс далее ?
Еще не понятен момент, насколько я знаю что бы согласовать вход 50 +j100 то нагрузка должна быть 50 - j100 тогда будет согласование, а здесь в результате что есть что ? импеданс самого транзистора или импеданс его согласующей цепи?
П.с режим и power available вроде выставил так же как и в даташите.

Там указан импеданс источника Zsource и нагрузки Zload, а не входной и выходной импеданс транзистора. Это совсем разные параметры.

Z_Source_Fund - это импеданс источника на основной частоте, т.е. в Вашем случае 108 МГц.

Вообще не принципиально для симулятора какой импеданс источника будет установлен, главное чтобы транзистор сохранял устойчивость. Не исключаю, что была задана слишком большая область изменения импеданса нагрузки. Из-за этого были проблемы со сходимостью симулятора. Необходимо для начала область импеданса задавать в небольшой окрестности от точки, указанной в даташите.

С цифрами из даташита всё относительно сходится.

Не нагрузка, а импеданс источника должен быть комплексно сопряжен с нагрузкой, в качестве которой является вход транзистора для достижения полного согласования.
На этих частотах, как правило, не добиваются условия полного входного согласования транзистора. Поэтому можно видеть незначительное отличие входного импеданса в сравнении с половинным значением комплексно сопряженного импеданса источника из даташита.

В даташите приведён импеданс согласующих цепей (там же стрелочками всё указано).

power available - это доступная мощность источника, т.е. учитывая, что импеданс источника был очень далёк от требуемого, на вход транзистора поступило значительно меньше мощности. Надо ориентироваться на значение power delivered (доставленная мощность).

Здравствуйте Спасибо за ответ. Хотя еще не все ясно, как тогда получается, если в даташите указаны цифры для Zsource 1.94 +j2.87 и Zload 3.35 +j3.95 то это импедансы которые "видит" транзистор ? а сам транзитор имеет импеданс 1.94 -j2.87 и 3.35 -j3.95 соответственно? (примерно, при условии идеального согласования).

load pull для нужной мне частоты показал выходной импеданс 1.4 +j2.2 и входной 0.45 - j2 (оба значения для одного транзистора, не балансное). Тогда получается выходная цепь должна иметь импеданс 1.4 +j2.2, что бы сопрягаться с
импедансом транзистора равным 1.4 -j2.2. А входная согласующая цепь должна иметь импеданс примерно 0.45 + j2 что бы сопрягаться с 0.45 - j2.

При условии что то что выше написал тогда цифры из даташита примерно сходятся. Но если Zinput из анализа это импеданс не самого транзистора, а импеданс согласующей цепи, то тогда я незнаю, не могли же инженеры freescale так накосячить, ведь у них получается цепь перед транзистором имеет импеданс 0.97 +j1.94 при этом их же модель в load pull показывает всегда a-jb (емкостный) импеданс проверял на разных частотах и разным смещением.
И в схему дизайна балуна вводить данные source 50 Ohm load1 1.4 -j2.2 load2 1.4 -j2.2 как на скрине ниже ?

Я пользовался двумя анализами load pull от ads, (новый и старый) оба показывают примерно одинаковые цифры 75-80 кпд, мощность 55-56 дбм, Zload 1.4 +j2.2 Zinput 0.45 -j2. Настройки нового в скрине в пред сообщении. А настройки старого к этому сообщению прикрепляю.

Да. Это импеданс согласующих цепей со стороны транзистора.

Это не обязательно. С выходным импедансом транзистора, работающего в нелинейном режиме, могут быть большие расхождения при таком приближении.
Другое дело, что, как видно, из скриншотов, Вы заменяете транзистор входным и выходным импедансом, полученным комплексно сопряженным преобразованием импеданса источника и нагрузки соответсвенно. Такой подход вполне приемлем, если согласующие цепи имеют небольшие потери.


Не выходной импеданс, а импеданс нагрузки.

Для выходной цепи абсолютно верно. Для входа надо смотреть нужны ли диссипативные цепи для повышения устойчивости, уменьшения и частотной коррекции усиления, а так же повышения широкополосности.


Это именно реальный импеданс самого транзистора для конкретной рабочей точки, уровня мощности и нагрузки на фундаментальной частоте.

Косяков в данном случае не заметно.

Не маловато мощности?

Да действительно мало. Начал заново переосмыслено прогонять симуляции и что то оба и старый и новый маловато мощности выдают. (либо транзистор на этой частоте не тянет, хотя по типовой схеме есть вариант 1800 Вт 230 МГц). Поднял напряжение на затворе до 3,05 В, это около 2 А тока ! И доступную мощность до 40,5 дБм - 11 Ватт и это на один транзистор, в даташите 7 Ватт на пару.
Импеданс нагрузки 1.35 + j1.7 вроде похож на правду и от изменения напряжения на затворе и входной мощности мало зависит. А гармоники напротив очень сильно влияют, хотя я не знаю какие импедансы должны быть на разных гармониках, просто перебирал варианты около нуля, около килоома, для каждой. Дальше у меня знаний и опыта не хватает.

Импеданс источника у вас имеет неправильный знак мнимой части, потому неудивительно, что требуется 11 Ватт. Почему не желаете подать больше мощности на вход? Проблемы со сходимостью?

Гармоники так сильно не могут влиять. Выходной мощности почти в 2 раза меньше номинальной. Попробуйте построить выходные вольтамперные характеристики транзистора.

Да ошибся со знаком, исправил теперь выдает примерно 59,5 дБм (похоже на правду 890 Вт). Мощность на входе 33,5 дБм. Если повышать мощность далее, то на графиках появляются крякозябы (не знаю что это за эффект, не это ли проблемы сходимости) На скрине красные линии - это пример.


гармоники конечно не в 2 раза влияют, но все равно влияют. А вольт амперные хар это ? влияние Vgs на IDS ? Модель прогнал через DC анализ по нему в диапазоне Vgs 2,79V 3,06V ток меняется от 150 мА до 2 А.

Значит надо сузить область изменения импеданса в окрестности оптимальной точки.

Выходные вольтамперные (стоковые) характеристики: Id=f(Vds), при Vgs = {0, 0.5...10} V. Интересно увидеть полную картину тока насыщения стока и крутизны.

Вот это ?
Может правильнее подать напряжение на оба транзистора, в даташите фигурирует запись Iqn ( A+B ) где А и Б транзисторы.
Тоже с током не понятно, для получения высокого КПД в рекламных целях, ток выставляют маленьким 100-200мА, а когда надо больше мощности то до 2 А повышают. Подозреваю мне надо придерживаться нечто среднего и выставить менее 1 А (500 мА на транзистор)?