Подскажите можно ли подать частоту с ядра FPGA, без внешнего генератора? Просмотрел UG382, английским не сильно владею, но как понял там PLL тактируется от внешнего сигнала. Учусь писать на Verilog, подскажите где покапать описание и примеры работы с PLL на Verilog для данной ситуации.

Где где, в лампочке
Нажмите для просмотра прикрепленного файла

Еще можно корегеновский Визард использовать для наглядности. Частоту надо подавать внешнюю от 5 МГц.
Нажмите для просмотра прикрепленного файла

благодарю, порой поиск,казалось бы, простой информации занимает очень много времени.

Забил PLL модуль в verilog модуль, поигрался с параметрами,в ISIM работает как часы. Как я понял он работает от внешнего CLKIN, а у меня задача синхронизации без внешнего генератора. Может я чего-то не так понял, возможно ли синхронизировать данную FPGA без внешнего генератора?

"Синхронизация" подразумевает синхронизацию кого-то относительно чегото. Посему задача поставлена несколько не корректно.
Может имеется ввиду "тактирование ПЛИС от внутреннего источника" ?

Спасибо, что читаете мои мысли, именно этого я и хочу, только не знаю как.

Внутри ПЛИС Xilinx генераторов опорной частоты нет. Наличие внешней тактовой обязательно в 99.99999 % случаев.

Я предполагал такой ответ, спасибо. Буду подбирать внешний генератор.

Вообще-то решение есть: примитив STARTUP_SPARTAN6, выход CFGMCLK, только его частота не очень стабильна, там где-то+-20% допуск.

получается либо нормальный внешний генератор, либо танец с осциллографом после синтеза и определением погрешности периода частоты