Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Cyclone V GX - Transceiver PHY IP Core
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
D13
Добрый день!

Решили поднять аппаратные трансиверы на Cyclone V GX.

Device Family: 5CGXBC4C6F23C7
Transceiver Protocol: GIGE 1.250 Gbps

Почитали доки, запустили в железе пять из шести каналов, но остался пока непонятным один момент.

Поддерживается ли в Cyclone V GX возможность использования всех трансиверов, работающих на приём и передачу данных, при условии, что для передачи используется одна частота? То есть, возможно ли использовать все Channel PLL для восстановления частоты входного сигнала (CRD), а в для формирования передающей тактовой частоты (TX PLL) использовать Fractional PLL Strip (fPLL)?

---
Если обратиться к Cyclone V Device Handbook, то там написано, что в каждом канале трансивера имеется своя PLL (Channel PLL). Она может настраиваться как CDR (Clock Data Recovery) и использоваться для восстановления частоты входного сигнала, либо настраиваться как CMU (Сlock Multiplier Unit) и использоваться для формирования тактовой частоты (serial clock) для передатчика (то есть, использоваться в качестве TX PLL).

>>> Cyclone V Device Handbook [2014.01.10]

Transceiver Architecture in Cyclone V Devices / PMA Architecture / Receiver PMA Datapath:
Channel PLL:
- Recovers the clock and serial data stream if you configure the channel PLL as a CDR.
- If you do not use the channel PLL as a CDR, you can configure the channel PLL as a CMU PLL for clocking the transceivers.

Также написано, что в качестве TX PLL можно использовать не только Channel PLL, но и Fractional PLL Strip (fPLL). Но как именно это настроить, в Cyclone V Device Handbook не описано.

>>> Cyclone V Device Handbook [2014.01.10]

Transceiver Architecture in Cyclone V Devices / PMA Architecture / Transmitter PLL:
In Cyclone V GX/GT/SX/ST devices, there are two transmitter PLL sources: CMU PLL (channel PLL) and fPLL. The channel PLL can be used as CMU PLL to clock the transceivers or as clock data recovery (CDR) PLL.

Открываем User Guide на Transceiver PHY IP Core, читаем настройки TX PLL. Здесь написано, что в качестве TX PLL может использоваться только CMU (fPLL нет). Соответственно, в MegaWizard Plag-In Manager при настройке корки altera_xcvr_custom_phy тоже только один доступный вариант выбора TX PLL – CMU.

>>> Altera Transceiver PHY IP Core User Guide [2013.12.20]

Cyclone V Transceiver Native PHY IP Core Overview / PMA Parameters / TX PLL Parameters:
PLL type | CMU | This is the only PLL type available.

Поэтому и возникает вопрос о возможности использования всех трансиверов, работающих на приём и передачу данных. Ведь, когда мы используем Channel PLL в качестве CMU (TX PLL), то мы не можем использовать её в качестве CDR для восстановления частоты входного сигнала.
torik
Если использовать для fibre chanel, то там включается внешняя PLL и пожалуйста - все каналы задействованы на прием и передачу.
Если IP непозволяет включить внешнюю PLL, то наверное и не получится.
Алексей_1990
Цитата(D13 @ May 23 2014, 07:38) *
Добрый день!

Решили поднять аппаратные трансиверы на Cyclone V GX.

Device Family: 5CGXBC4C6F23C7
Transceiver Protocol: GIGE 1.250 Gbps

Почитали доки, запустили в железе пять из шести каналов, но остался пока непонятным один момент.

Поддерживается ли в Cyclone V GX возможность использования всех трансиверов, работающих на приём и передачу данных, при условии, что для передачи используется одна частота? То есть, возможно ли использовать все Channel PLL для восстановления частоты входного сигнала (CRD), а в для формирования передающей тактовой частоты (TX PLL) использовать Fractional PLL Strip (fPLL)?

---
Если обратиться к Cyclone V Device Handbook, то там написано, что в каждом канале трансивера имеется своя PLL (Channel PLL). Она может настраиваться как CDR (Clock Data Recovery) и использоваться для восстановления частоты входного сигнала, либо настраиваться как CMU (Сlock Multiplier Unit) и использоваться для формирования тактовой частоты (serial clock) для передатчика (то есть, использоваться в качестве TX PLL).

>>> Cyclone V Device Handbook [2014.01.10]

Transceiver Architecture in Cyclone V Devices / PMA Architecture / Receiver PMA Datapath:
Channel PLL:
- Recovers the clock and serial data stream if you configure the channel PLL as a CDR.
- If you do not use the channel PLL as a CDR, you can configure the channel PLL as a CMU PLL for clocking the transceivers.

Также написано, что в качестве TX PLL можно использовать не только Channel PLL, но и Fractional PLL Strip (fPLL). Но как именно это настроить, в Cyclone V Device Handbook не описано.

>>> Cyclone V Device Handbook [2014.01.10]

Transceiver Architecture in Cyclone V Devices / PMA Architecture / Transmitter PLL:
In Cyclone V GX/GT/SX/ST devices, there are two transmitter PLL sources: CMU PLL (channel PLL) and fPLL. The channel PLL can be used as CMU PLL to clock the transceivers or as clock data recovery (CDR) PLL.

Открываем User Guide на Transceiver PHY IP Core, читаем настройки TX PLL. Здесь написано, что в качестве TX PLL может использоваться только CMU (fPLL нет). Соответственно, в MegaWizard Plag-In Manager при настройке корки altera_xcvr_custom_phy тоже только один доступный вариант выбора TX PLL – CMU.

>>> Altera Transceiver PHY IP Core User Guide [2013.12.20]

Cyclone V Transceiver Native PHY IP Core Overview / PMA Parameters / TX PLL Parameters:
PLL type | CMU | This is the only PLL type available.

Поэтому и возникает вопрос о возможности использования всех трансиверов, работающих на приём и передачу данных. Ведь, когда мы используем Channel PLL в качестве CMU (TX PLL), то мы не можем использовать её в качестве CDR для восстановления частоты входного сигнала.

Доброго времени суток. Немогли бы вы немного разъяснить, как вы использовали PHY трансиверы? Я поясню: у меня задача принять последовательный поток данных, пакеты в которых ограничены стартовым и стоповым битами. Скорость потока 960 Mbps, разрядность выходной шины должна быть, если без учета старт/стоповых битов, 18 бит сл скоростью 48 МГц. Буду очень благодарен за любую помощь.
DmitryR
Это будет работать, только если вы отдельно подадите приёмную частоту. Чтобы работала CDR PLL, входной поток должен удовлетворять некоторым условиям, которым (судя по тому, что вы оперируете понятиями бит, а не слов), ваш поток данных не соответствует.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.