Доброй ночи!
Сколько слоев регламентируется для разводки SRAM, NOR Flash, интерфейсных линий RGB666, где все эти устройства подключаются к STM32F4? Пока что сделал 4 слоя (2 сигнальных и 2 опорных), но, чувствую, будет мало...

ИМХО, если плотность расстановки не запредельная, то должно быть вполне достаточно.

Четыре - оптимально. Если по площади ограничены сильно, то придётся повозиться но в рамках разумного

А чипы то в каких корпусах? BGA ... И требование по плотности, площади есть? Нормы, стандарты требуется соблюсти?

Особых требований нет.
Единственное, что смущает, это немереное количество переходных отверстий из top в bottom (структура платы top-GND-Power-bottom)...
Микросхемы в корпусах SOIC, SOJ, LQFP.

Доброй ночи!
Итак, структура печатной платы такова:
1) Top (сигнальный);
2) GND;
3) Power;
4) Bottom (сигнальный).
Так получилось, что небольшую группу проводников (SPI) не получится развести ни на TOP, ни на Bottom. Можно ли их протащить на каком-нибудь среднем слое, например, на слое Power?

Протащите минимальной длины, чтобы вывести из тесного места в более свободное и перейдите в Топ или Боттом. Ничего страшного с ними не произойдет.