Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Правила для зазоров
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Altium Designer, DXP, Protel
eleks
Задача, для определённых цепей установить определённые зазоры в верхнем и нижнем слое. Для этого:
- Объединяю цепи в класс Power_HV и Power_LV
- Создаю правила


Всё как будто бы срабатывает. Работаю с проектом целый день, ни каких проблем не возникает. Закрываю проект, иду домой отдыхать.
Прихожу на следующий день. Открываю проект и начинаю расставлять десигнаторы. Вдруг замечаю зелёнку, которая расползается по мере расстановки десигнаторов. Пишет

Типа, проблемы с зазором между дорожками и площадками на верхнем слое для цепей, которые не имею отношения к указанным в правилах классам. Вернее одна из цепей "+80B_out" везде упоминается, но в данном месте она находится во внутреннем слое!
Подскажите, что не так...
Master of Nature
Цитата(eleks @ Jul 17 2014, 11:25) *
Задача, для определённых цепей установить определённые зазоры в верхнем и нижнем слое. Для этого:
- Объединяю цепи в класс Power_HV и Power_LV
- Создаю правила


Всё как будто бы срабатывает. Работаю с проектом целый день, ни каких проблем не возникает. Закрываю проект, иду домой отдыхать.
Прихожу на следующий день. Открываю проект и начинаю расставлять десигнаторы. Вдруг замечаю зелёнку, которая расползается по мере расстановки десигнаторов. Пишет

Типа, проблемы с зазором между дорожками и площадками на верхнем слое для цепей, которые не имею отношения к указанным в правилах классам. Вернее одна из цепей "+80B_out" везде упоминается, но в данном месте она находится во внутреннем слое!
Подскажите, что не так...

сделайте скрин всех правил зазора
а ещё лучше - дайте сам проект посмотреть.
eleks
Цитата(Master of Nature @ Jul 17 2014, 09:36) *
сделайте скрин всех правил зазора
а ещё лучше - дайте сам проект посмотреть.




Вот список класса проблемных цепей.


После того, как убрал цепь "3" из списка "Power_LV" всё нормализовалось.
Однако, почему тогда эта проблемы не всплыла сразу?
Как сделать так, чтобы зазор устанавливался только для цепей внутри класса, если они находятся на определённом слое?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.