Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Aurora 64B/66B 3125x4 v.7.2
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
axalay
Констрейны как в екзампле. От компиляции к компиляции то работает то не работает. ISE 14.7. Не работает - это в плане того, что в авроре что что переклинивает и появляются пакеты не той длины. Ну и что заметил после этого -
LANE_UP[3:0] == 4'b1111, но CHANNEL_UP то в 0 то в 1. Жара...разбираться пипец как тяжко. Есть идеи или мож кто сталкивался?
SFx
попробуйте в диагностический целях четыре отдельных корки использовать
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.