Вопрос следующий: имеется система (VGA контроллер), которую в зависимости от условий нужно тактировать частотами 25, 31, 36, 40, 50 Мгц (до 100 МГц). Желательно иметь один кварцевый генератор - допустим на 50 МГц. Вопрос - как можно это реализовать?

На накапливающем сумматоре. Вопрос только в допустимом фазовом шуме для частот 31, 36 и 40.
1. вариант
Получаем системную тактовой частоту 100 МГц умножаем 50 МГц на 2 на DCM.
Реализуем накапливающий сумматор с максимальным значение суммирования 100, в который с частотой 100 МГц записываем числа 25,31, 36,40, 50 или 100 для получения соответствующих частот.
2. вариант
для дополнительного уменьшения фазового шума получаем системную частоту 200 МГц умножением 50 МГц на 4 на двух DCM
Реализуем накапливающий сумматор как и в 1 варианте, но выход его дополнительно подаем на делитель на 2.

А можно поподробнее про накапливающий сумматор, а то я в этоом пока не силён... Интересует:
1. есть ли где готовый, а то навскидку в примитивах ISE я его не нашёл
2. как он работает.

Готовый накапливающий сумматор (Accumulator) есть в CORAGeneratore

Для реализации на VHDL могу предложить следующий код:

signal add : std_logic_vector(7 downto 0));
signal sum: std_logic_vector (7 downto 0);
--signal a :unsigned (7 downto 0) := "00110010";--50
--signal a :unsigned (7 downto 0) := "01010000";--40
signal a :unsigned (7 downto 0) := "00100100";--36
signal f_out : std_logic;

process (clk,clr)
begin
if clr='1' then add<="00000000";
elsif clk'event and clk='1' then
if add(7) ='0' then
add <=unsigned('0'&add(6 downto 0)) + a;
else
add <=unsigned('0'&add(6 downto 0)) + a+28; --Десятичная коррекция
end if;
end if;
end process;

f_out <=add(6);

Формула расчета выходной частоты синтезатора на накапливающем сумматоре следующая:

Fout = Fclk *Z/Nacc
где Fclk - тактовая частота,
Z - записываемый код,
Nacc - максимальное значение накапливающего сумматора.

спасибо, буду изучать и пробовать