Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Работа с MIG
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Vacik
Всем привет!

Помогите, кто знает или сталкивался ...
Реализую MIG (2.0 ver.3) для QDRII+ (CY7C2263KV18), на XC7V330T(1), использую Vivado2014.1.
Генерю ядро, потом пример.
Развожу, запускаю, а у меня не взводится в "1" init_calib_complete.
Посмотрел по исходникам, насколько понял, вначале калибровка выполняется без участия микросхемы памяти.
Смотрел чипскопом, по регистрам получается, что запусилась калибровка stage1, но не закончилась.

Что может быть? Или на что посмотреть и обратить внимание.
rsv
Ресет для начала посмотрите. А еще можно пробные сигналы вывести на свободные ноги при помощи fpga editor. Я в свое время ddr только так и отладил
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.