Есть custom ip написанный как Avalom MM Slave.
Вообще подключение и SW слизано с i2c_opencores.
В верлоге есть такая строчка:
Код
`include "block_name_regs.vh"
В этом файле сидят все дефайны с адресами и размерами регистров.
В _hw.tcl прописано следующее:
Код
set_fileset_property quartus_synth ENABLE_RELATIVE_INCLUDE_PATHS false
add_fileset_file block_name.v VERILOG PATH block_name.v
add_fileset_file block_name_regs.v VERILOG PATH block_name_regs.v
add_fileset_file block_name.v VERILOG PATH block_name.v
add_fileset_file block_name_regs.v VERILOG PATH block_name_regs.v
В Quartus все компилируется, пытаюсь запустить симуляцию из Eclipse: Run->Run As-> Nios II Modelsim.
Modelsim падает с ошибкой:
Код
# ** Error: C:/FPGA/qsys/testbench/qsys_tb/simulation/submodules/block_name_regs.v(15): Cannot open `include file "block_name_regs.vh".
Пробовал добавлять "add_fileset_file" с этим файлом - не помогает.
Кстати такая же проблема была и с i2c_opencores - там тоже инклуд не находился.
Вообщем помогите понять где ему докрутить include path ???