Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: xilinx fifo generator
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
likeasm
Микросхема spartan6. Создал через CORE Generator fifo элемент. Тип fifo Native, шина 8 бит, глубина 8, выбрал тип block RAM. Схема работает в железе все устраивает, но вот в Device Utilization Summary:

Number of RAMB16BWERs 0 52 0%
Number of RAMB8BWERs 0 104 0%

Я полагаю, что данную память можно использовать только в соответствии с xilinx ug383?
Разъясните пожалуйста. rolleyes.gif
FakeDevice
Цитата(likeasm @ Nov 7 2014, 13:19) *
Микросхема spartan6. Создал через CORE Generator fifo элемент. Тип fifo Native, шина 8 бит, глубина 8

интересно, а в чём делаете? ise14.7 не позволяет мне задать глубину меньше 16.
des00
Цитата(likeasm @ Nov 7 2014, 17:19) *
Тип fifo Native, шина 8 бит, глубина 8, выбрал тип block RAM.

Он подумал "странный какой то, вместо 2-х слайсов с минимальной разводкой, использует целый блок рам до которых тянуть и тянуть провода. да ну его....." sm.gif
likeasm
ISE 14.3. Попробую увеличить глубину.
FakeDevice
попробовал сейчас такую фифошку, но на 16 ячеек в пустом проекте развести. заняло одну рамку RAMB8BWER
likeasm
Действительно глубину 8 нельзя поставить, что-то меня глюкнуло, у меня стоит глубина 16. Поигрался с глубиной с 512 до 2048. Использование блочной памяти в Device Utilization Summary по нулям, зато предупреждение вылазит типа память используется (PhysDesignRules:2410 - This design is using one or more 9K Block RAMs (RAMB8BWER). 9K Block RAM initialization data, both user defined and default, may be incorrect and should not be used. For more information, please reference Xilinx Answer Record 39999.)

P.S поставил ISE 14.4 проблема исчезла.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.