Здравствуйте. В одном из устройств у нас заложен АЦП с параллельным интерфейсом, который опрашивается ПЛИСом от Altera из серии Cyclone IV частотой 50 МГц. У нас с коллегой возникли разногласия по поводу необходимости выравнивания длинн трасс. Вернее, я бы даже скорее всего не стал бы спорить, и выравнял "дорожки" (благо в Альтиуме есть для этого неоходимый инструментарий), но у меня очень сильно ограничена ширина печатной платы, и из-за этого, площади печатной платы просто не хватает для размещения всех "горбатых" дорожек... Длина самой длинной дороги 31мм, самой короткой - 10мм, ширина дорожек - 0.2мм. Плата четырехслойная, под сигнальным слоем идет земляной полигон... В общем, хотелось бы послушать мнения опытных коллег...

А вы скажите своему коллеге, на сколько пикосекунд будут различаться времена передачи сигналов при такой разбежке длин. И успокойтесь оба.

Приветствую!

Для периода в 20 ns (50 MHz) и при средней задержке 1ns/150мм нет смысла выравнивать с миллиметровой точностью.

Успехов! Rob.

Это еще что. Меня прогер пытался задрочить чтоб я SPI между Si4455 и STM8L прокладывал без VIA
Длинна дорог до 20 мм "Дело было не в бобине", API не удосужился почитать новый. Вот и не проходила инициализация.
Капал техническому директору и тот чуть было не доверил прогеру платку рисовать)) Пока я носом в доки не тыкнул. Вот такое вот противостояние HW vs. FW
Хоть самому програть
http://electronix.ru/forum/index.php?showtopic=61696
Дальше - больше. Заставлял вывести SPI test points на логический анализатор для отладки CMX618. Это при разведеном UART и SWIM

..всё надо делать самому и прогать и разводить, и схемы.
Иначе - схемотехник вечно крайний.

Это анриал ( для меня в данный момент) если проектов несколько и хоть один из них сложнее, скажем, mp3 flash плеера.

..я пошутил.

Уважаемые коллеги, от всей души благодарю за советы. Вы буквально спасли меня от бессонных ночей, ибо срок сдачи проекта определен даже не как "вчера", а "позавчера" )))