Что такое иерархические системы:
1. Есть у меня в проекте (EDK) 5 модулей GPIO, 10 модулей SPI и 15 модулей UART.
2. Я создаю по одному проекту (EDK) на каждый из типов модулей, где объединяю их шиной AXI, которую выкидываю наружу. Поулчаю 3 проекта с торчащей наружу шиной AXI.
3. Создаю проект верхнего уровня, в котором есть Microblaze с обвязкой, куда добавляю получившиеся в п. 2 компоненты как IP-блоки на шину AXI.
Цитата(Alex77 @ Nov 25 2014, 17:35)

1) Ключевое слово "вполне"
2) только на избранных микросхемах (грубо говоря на 2 из 10 в семействе)
3) ip-core в edk насколь я помню имеют статус "predproduction" - что означает бета-тестирование оных.
и т.д.
1) Пока в целом полет нормальный. Т.е. количество глюков не превышает обычный для Xilinx уровень.
2) Это неправда, или не совсем правда. По крайней мере, у меня в 14.3 все микросхемы семейства доступны для выбора.
3) Да, такие блоки есть, но их мало.
Цитата
А так конечно в конкретном случае конкретная плиса разводится - но любой "шаг в сторону" растрел...
Для Xilinx это обычная ситуация.
Цитата
пс: сами тов. из ксайлинкса где-то писали "если проект начат в исе - переходить на вивадо не обязательно, а вот новый проект (для 7 семейства) рекомендуют начинать в вивадо".
Они всегда так пишут. Это не потому, что в Вивадо на момент написания работает лучше. А потому что они бросили поддерживать одно и принялись за другое. При этом количество глюков в новом по факту может быть и больше.
Цитата
1) AXI можно каскадировать.
Можно, но всё равно всё это лежит в одном списке компонентов (и портов), в результате чего чем больше компонентов, тем сложнее в таком списке разобраться.