День добрый,
можно как-то из IBIS на микросхему получить такой параметр как Package Delay? есть интерес узнать длины дорожек по интерфейса внутри корпуса.
Заранее благодарю.
Для меня тоже интересный вопрос...
Вроде бы в IBIS должны описываться только буферы.
И вро де бы внутренняя структура не учитывается. И тогда логику работы схемы не описать, в отличие, например от Spice или Simcode.
Но если все же это как-то можно, то интересно как?
В многовыводных и программируемых схемах для этого надо закладывать еще и логические функции?
А вот в CookBook IBIS v.4.0 упоминается Tco и Vmeas - параметры для оценки задержки.
И еще на рис.5.20, page 76 приведен пример с участием задержки в буфере.
Что за версия IBIS?
Не приходилось сталкиваться.
Altium Designer 12 версия не позволял моделировать с входа на выход, а вот OrCAD способен, однако я не уверен, что он будет корректно отображать эту задержку.
Цитата(Катран @ Dec 7 2014, 03:09)

Что за версия IBIS?
Если правильно понял вопрос о версии, описание на сайте -
http://eda.org/ibis/Конкретно упомянутое описание CookBook IBIS v.4.0 -
http://eda.org/ibis/cookbook/cookbook-v4.pdfПример архива IBIS моделей от Texas Instruments -
http://focus.ti.com/packaged_lits/ibis_fil...ibis_models.zip