Кто-нибудь стыковал AD9361 или AD9364 с ПЛИСами?

У меня проблема связана с DATA_CLK, который выдает AD - он получается слишком затянут. В SignalTap (использую Циклон 5 от Altera) происходят ложные защелкивания.

Приходилось стыковать с FPGA Xilinx. Успешно

Кто управляет, настраивает AD? Какой драйвер используется? Самодел или предоставленный AD? Там есть настройки, отвечающие за эту шину данных.

Наверное, я не в тот форум сообщение заслал, раз только сейчас вы ответили. В итоге с Altera тоже все получилось, правда на "тоненького". Я так и не смог добится от AD ответа, какой максимальный ток может выдать AD9364 по DATA_CLK. Обычно они указывают в своих даташитах driver strength, а тут молчок. Написано только нагрузочная способность 3pF и все.