На рисунке выше на вход приходит тактовый сигнал, его пропускают через логику и он подаётся на остальные элементы. Вопрос: зачем его пропускают через тактовый сигнал?

Зачем на выходе стоит регистр (в даташите он называется digital latch buffer), его выходной ток по даташиту только в 4 раза больше чем у схемы, за которой он стоит?

Если вопрос в том - "зачем тактовый сигнал пропускают через логику? " то:
Разные могут быть причины, например чтобы сделать соединение точка - точка по тактовому сигналу с потребителем.
Для защиты потребителей от возможной статики или перенапряжения по входу с разъёма. Чай проще перепаять дешёвый буфер, чем процессор какой-нить или ПЛИС.



..ну наверное в 4-ре раза - это как раз хватает для того чтобы АЦП потянул и ЦАП и выходной разъём . Видно разработчики посчитали что может не потянуть сам по себе. (глядя в пдф-ник на АЦП)
Есть правда ещё вариант - что с помощью триггера перепривязывают к тактам данные с АЦП чтобы ЦАП не сбивался.

Скорее всего чтобы избежать метастабильности? Без подробного знания откуда приходит и зачем используется сложно ответить

По второму вопросу - еще затем, чтобы отвязать "шумную" шину данных от АЦП. В том документе, откуда фрагменты схемы показаны, должно быть написано.

Много нагрузок на одном логическом элементе параллельно дадут большую нагрузочную емкость, что затянет фронты. Поэтому нагрузки раскидывают по отдельным буферам.

+

А зачем двухвходовые элементы взяли, емкость Encode удвоили?


Согласен, по тактовому сигналу аналогично - развязка АЦП от других потребителей, особенно если на плате есть FPGA.

..а физический смысл "развязки" какой? Не уж-то по цифровым выходам АЦП - входам его потребителей , помехи лезут?
з.ы.
это же не опторазвязка, земель и питаний не делит.

Не знаю как микроконтроллеры, а fpga шумят даже своими входами. Была одна плата, где с кварцевого генератора такты одновременно раздавались на плис и adf4351, итог - на выходе синтезатора были "зверские" шумы. Потом выяснилось, что и канал управления spi c плис на adf4351 вносит шумы, не помогает перевод в третье состояние. Решили проблему как раз установкой промежуточных логических микросхем с минимальной собственной емкостью, или по-другому - хорошей развязкой по переменному току. Иногда других вариантов и нет, например, когда скорость цифровых сигналов высокая и RC или LC фильтры ситуацию не спасают.
Разделение земель - опасная штука, особенно на высоких частотах. На одном из семинаров Cadence, видел расчет в программе ASI, где на реальной плате демонстрировался так называемый антенный эффект (щелевая антенна).

Да. На семинарах когда-то James Bryant из Analog Devices именно эту схему приводил в пример. Токи всегда бегают по кругу, и вызываю падения напряжения на всех сопротивлениях.
Если не ошибаюсь, в этом документе найдется и эта схема.
http://www.analog.com/library/analogDialog...Systems%20F.pdf