сответственно в настройках гербера включить в боарде эти контуры.
таким образом нарисовав контур draw object в указаном пользовательском слое, можно добиться такого же эфекта.
спасибо разобрался.

На картинке via между 4-х BGA-падов. В CES все зазоры поголовно (в т.ч. и via-pad, и via-via, и via-smd-pad, и trace-*.*) выставлены 4 mil. Как видно - дистанция между via и ближайшим падом = 5.11 mil, т.е. в теории via можно придвинуть ближе к падам. Однако есть проблема - с включенным interactive DRC Exp не дает мне сдвинуть эту via ближе к центру между этих 4-х падов. Сетки все выключены. Почему? Как полечить? Задача - подвинуть via как можно дальше от пада, к которому оно подключено, но чтобы зазор до всего ближайшего мешающего был минимально допустимым = 4 mil.

По моим догадкам - online DRC считает зазор, как будто via есть квадрат со стороной диаметра круга, а не круг. Выручайте! Я вроде все что сам мог, уже покрутил-почитал.

сталкивался с подобным поведением, когда expedition не хочет двигать via или трассу, в то время, когда место еще немного есть. Смирился. Иногда помогает (спокойно, без смеха) сильное увеличение масштаба (приближение к плате), тогда можно подвинуть трассу, например, ближе к другой трассе. Но все равно, не всегда удавалось сравняться с минимально заданным значением.

Не помогает. Поведение явно указывает на то, что via (или пад, или и то и то) рассматривается как квадрат, а не как круг. Но мне жизненно важно именно установить via на минимально допустимые зазоры. Смириться никак не получится.

похоже, что есть таки небольшой глючок: если via подводить к pad строго по дигонали, то при некотором везении можно придвинуть до минимального зазора. Однако, если pad-ы c двух сторон, то нет. В моем случае при установленных минимальных зазорах 0.13мм можно достичь в лучшем случае примерно 0.141...0.144мм (зависит от везения, expedition почему-то упорствует). Разрешения трассировки под произвольным углом не помогает.

Как всегда - ждем fill-а. Надеюсь он пояснит, как корректно выполнить эту задачу - поставить via на минимальных дистанциях от окружающих объектов. У меня из-за этого пока просто полностью встала работа, так как уменьшать зазоры в CES (или отключать interactive DRC) и ставить "на глазок", проверяясь через measure это совершенно не реально, а задача-то совершенно рядовая - отодвинуть на максимум VIA от пина, что значит максимально придвинуть к остальным.

В папке MentorGraphics\9.0.1SDD_SAT\SDD_HOME\pads2exp\ замените файл MGLS.DLL , который есть у Вас в таблетке

Вдогонку, еще к пояснению проблемы. Прикрепил рисунок - на нем видно, что Exp позволяет отодвинуть via так, что между нормалями, проведенными по касательным к падам и via (я их нарисовал в виде зеленых линий, и между ними померял размер), зазор уменьшается до минимального заданого в CES. А отодвинуть дальше, до минимизации реального зазора, замеренного по ближайшим точкам объектов - увы. А надо. Как на втором рисунке (разница очень заметная).

Продолжаю cвои мучения по впихиванию via на свое место...
А подскажите - можно задать отдельно взятый констрейн на зазор pad/via для определенного типа via и определенного типа пада?

1. Есть via-to-SMD. Сконфигурировать правила для области с данными падами.
2. Выложите свой пример, мне нужен ваш BGA с правилами проектирования. Т.е. удалите в проекте все кроме этого компонента и пары связанных с ним (чтобы связи были) и пришлите мне. Скорее всего придется создавать SR на менторе, чтобы прокомментировали ситуацию.

Куда Вам прислать? Мне проще прислать весь проект целиком как есть. А выкладывать сюда я не хочу.

Эффект не совсем одинаков, т.к. объект типа Contour - это путь фрезеровки, соответственно:
- выбирается размер фрезы\сверла
- данный контур является запретом для трассировки и размещения
- данные его передаются в файлы сверления
- насколько помню, был вопрос связанный с передачей в производство через ODB++ и толи CAM350, толи Genesis ругались, что не видят границы платы (которую они как раз искали как слой Contour)

в CAM перенеслось нормально, и Контуром и DO. В кам импортировал как гербер, а не как сверловку.
Ну если рекомендуется использовать, контуры, запомню и учту, поэкспериментирую.
Спасибо за инфу!

На будущее, здесь есть все координаты

Ок. А проект-то Вы получили? А то может быть я просто что-то элементарное как-то неправильно сделал/определил, как это обычно бывает при работе с новыми пакетами?

PS.

А случаем там нет готового SR? Если это какой-то глюк, то по идее каждый разработчик HDI-плат на него должен нарваться.

Насчет clearance rule для отдельно взятого региона... Что-то никак пока. Собственно clearance rule в CES сделал, где для слоя top определил via-smd меньший, чем в default, а дальше что? Куда этот rule прицепить? К net class могу, но не надо. А вот как к региону на плате привязать - не пойму.

Создать New_Scheme в CES
Нарисовать Rule_Area и в Properties выбрать эту схему правил

А, то есть не в CES это определяется, а в самом Exp?

Проект получил - изучаю
В базе знаний supportnet не нашел, а во внутренней базе , SR\DR не своего региона увидеть не могу.



Естественно, иначе как определить размеры\форму\место данной области?
Иногда полезно посмотреть внимательно тренинг - стр.211-212.
Нажмите для просмотра прикрепленного файла

Я думал что просто вобью где-то в CES соответствие между координатами области и clearance rule в ней, и, соответственно долго и внимательно изучал хелп по CES в поисках где же это сделать. Подразумевая, что все-все, связанное с констрейнами, должно по логике редактироваться именно в Constraint Editor.
Ну да ладно.

А вообще - теперь я делаю в правильной последовательности?
1) Создаю "New clearance rule" в разделе "clearances", где в Master указываю что мне нужно.
2) Создаю "New Scheme" в разделе Schemes, в которой как-то (пока еще не дочитал в доках как) указываю, что именно эта новая Clearance Rule есть та, по которой надо работать в этой Scheme.
3) В Exp определяю rule area....

Вообще документация какая-то тяжеловатая. Сложно дается поиск того, как сделать то или это. Где бы я был бы, если бы не форум и не Вы на нем... Не привык я по тренингам лазить, в голову даже не приходит. Обычно до этой софтины (даже по тулзам разработки топологии IC, кроме самой первой в жизни, которой учился, но с которой не работаю) все необходимое получал из документации.

PS. CES задолбал. Беззвучно падает с завидной периодичностью без каких либо систематизируемых предшествующих падению действий... Просто - был CES открыт, и нет CES-а после какого-то очередного тычка куда-то там мышью. А вот LM в 2007.7 перестал падать.

Считает по восьмиугольнику Нажмите для просмотра прикрепленного файла
Причем, как видно в видео, как pad, так и via апроксимируются восьмиугольником.
Видео сделал на вашем via-9.5 который пролезает в центр. Via-10 естественно в него не лезет и упирается в углы восьмиугольников. Если принципиально использование Via-10, то сделайте визуализацию висьмиугольников.
Как сделал это я
- в padsctack редакторе рисуете нужные pad (последняя закладка)
- в закладке User_Layers присваиваете их на конкретном слое пользователя, для падстека VFBGA_PAD0.5 и HDI Via Round 10 Drill 5)
Теперь можно будет при отключенном DRC разместить как нужно, визуально отслеживая правильность зазоров.




В навигаторе выбрать заголовок Schemes
ПКМ>New_Scheme - в списке добавится новая схема Имя_пользователя_New
Переименуйте и введите правила

New_Clearance_Rule нужно только в том случае если внутри схемы нужно иметь несколько разных правил, например когда разные зазоры между разными классами цепей.

А после этого Batch DRC ругается? Т.е. он тоже по восьмиугольнику считает? Или там все корректно? Вообще такая аппроксимация достаточно неприятной вещью оказалась.


Да, при уменьшении чего либо хоть на долю мила стоимость производства подскакивает на следующий уровень. Т.е. я выбрал все на самом пределе.


Т.е., если я правильно понял, то Вы сами рисовали пады в виде восьмиугольников, после чего присваивали их на юзер-слой? А окружности белого цвета вокруг падов на 4-мильном расстоянии какого происхождения? Это тоже пад на юзер-слое в падстеке VFBGA_PAD0.5?


Ок, спасибо.

Я добавил восьмиугольники на слой Unnamed и Окружность на Default_User_Layer - можете добавить свои слои с понятными названиями и разместить на них.
Нажмите для просмотра прикрепленного файла

нарисовал и добавил внутри Нажмите для просмотра прикрепленного файла

Ясно. В принципе для корректного размещения с отключенным DRC достаточно лишь одной окружности вокруг пада или виа. Спасибо за подсказку, сам почему-то не догадался, хотя это элементарно. Сейчас нарисую, и займус сексом по полностью ручному размещению. Остатся открытым пока только вопрос с Batch DRC.

Хм... А как User Layer добавить в падстэк? Когда я в падстек-эдиторе, вызванном из LM с открытой в нем ЦБ, выбираю закладку "User layers" там пусто, и нет никаких намеков на то, как туда что-то добавить.

1. Я сделал внутри Exp. Т.е. изменил локальный стек площадок.
2. Если надо в LM. то в LM Setup>Setup_Parameters добавьте User_layers
3. Batch DRC считает без апроксимации.

Да, конечно в LM. Мне еще несколько плат по этой же технологии ваять. Все получилось. Но хочется, как всегда, большего

Можно было сделать и в Exp. Просто потом сделать экспорт в ЦБ.

Похоже с данными нормами\соотношениями зазоров вам придется "заниматься сексом" продолжительное время - я проконсультировался со знающими людьми - данная техника online расчета пока используется и в других системах

За 6 часов справился Слава богу, batch drc этим не страдает. А вот предстоит разводить еще такую плату с двумя БГА - вот этого уже боюсь. Думаю попробовать площадки сделать какими нибудь 20-угольниками вместо кругов.

А вы чего каждый фанаут так руками и делали?
Можно же один сделать как надо и потом легко раскопировать Нажмите для просмотра прикрепленного файла.

Да, их там не так и много было. Просто кроме этой работы там еще дел хватило по убиранию до-4-х-мильных зазоров.

есть схема в DC и частично разведённая плата.
требуется переименовать несколько десятков цепей ничего не перерисовывая и не перазводя. Только поменять имена. Как это сделать с наименьшими извращениями?

По-идее ничего сверхъестественного, в DC все цепи переименовываются (в частности есть команда Edit->Replace text), проект упаковывается, в Exp делается форвард аннотация. По сути меняются только имена цепей подключенных к пинам элементов, если имена подключенных к пинам цепей меняются одновременно, то разведенная цепь остается.
В частности провел эксперимент: цепь RESET подключена к трем пинам разных элементов, командой Replace Text заменил RESET на RSET, упаковал, сделал форвард аннотацию, в результате дорожка на pcb осталась разведенной, просто поменяла имя.

А как в Exp создать объект по где-то рассчитанным координатам? Например полигон при помощи задания числа точек и их координат методом ввода с клавиатуры? Даже не в Exp, а в падстэк эдиторе, custom pad. Есть какой нибудь прямой способ, нежели рисование полигона с нужным числом перегибов и потом ручного редактирования координат?

скорее всего через dxf из ACAD

Т.к. в тренинге рисовали контур платы :
- вызываем диалог Properties (жмем иконку)
- щелкаем иконку рисования многоугольника
- в таблице Properties вводим координаты (помимо мышки используем Enter и\или Tab - для ускорения )
- для образования замкнутой фигуры - или вводим последнюю координату равную первой или ПКМ>Close_Polygon (в рабочем поле)
Видео
Редактирование введенной фигуры можно также производить через изменение координат в таблице.
Между таблицей и рабочим полем есть кросс связь, т.е. если выбрать конечную точку нарисованной фигуры в рабочем поле, то она подсветится и в таблице.

Да я сам дурак, ошибся в координатах, и получался "неправильный полигон", который не мог отображаться и не создавался. Сорри, зря вопрос поднял.

да не зря
1.меня интересует только создание custom pad и ИМХО удобно руками через сложение и вычитание фигур. при наличие пары радиусов толком не отредакторовать через таблицу.
2.для fill, в adv_exp_pcb_rus2.pdf напрягает отсутствие содержания

1. Дайте конкретный интересный для всех пример - напрягу мозги попробую показать как можно эффективно сделать.
2. Это типа хотите новый вариант расширенного тренинга? Он у меня есть, да вот только времени для перевода пока нет. Сейчас на очереди HL8.0 SI, потом HL8.0 PI.

Вот еще - не знаю баг или фича, но при вводе фигуры по координатам (custom pad) реальные точки ставятся в соответствии с текущей включенной сеткой. По моему все таки не фича. Если я ввожу координату руками, то значит я знаю, что ввожу, и нефига тут на сетку внимание обращать.

1. грушевидные площадки адаптированные под ренген. самое простое и без таблицы: нарисовал два круга и прямоугольник, сделал сложение, обвел квадратной рамкой (лишнее телодвижение т.к. не хватает опции задания центра вращения фигуры или может я не нашел), повернул на 45, убрал рамку и готово.
2.нет, в старом добром файле добавить пару страниц с содержание. честно признаюсь , редко открываю его и приходится перелистовать весь документ пока найдешь что надо

Б... Выматериться очень хочется. Сделал таки 20-угольник... И все оказалось ради того, чтобы получить ошибку "Via padstacks can use only Octagon, Round and Square pads" Ну почему???? Чем via хуже обычного пада деталюшки?

Ну вы бы сразу спросили можно ли и я ответил - нельзя. Пару лет назад вообще для Via можно было только круглые. Насколько я понимаю здесь трудность просчета таких объектов при трассировке. Площадка пина стационарный объект, а via это динамически перемещаемый объект - в этом и трудность, а соответственно и ограничение по форме.
Я общался с разработчиками и они готовы были бы решить проблему восьмиугольников, но пока нет на это заказа. На сайте ментора (Mentor Ideas) я тоже пока не видел, чтобы кого-то из пользователей взволновала эта проблема.

А я говорил про это - http://electronix.ru/forum/index.php?showt...st&p=678817
Сказали бы, что и пробовать смысла нет, я бы и не пробовал


Очень сильно сомневаюсь, так как via можно динамически придвигать к любому сколь угодно сложному объекту, и расстояние со стороны того объекта (точнее его ближайшая точка) просчитывается "на раз". А значит алгоритм уже есть и работает. Даже совершенно непонятна аппроксимация круга восьмиугольником, так как точку на окружности вычислить куда проще, чем точку на восьмиугольнике.

1. Не заметил.
2. Если бы это было так то сделали бы сразу. Ответ от тех кто пишет алгоритмы трассировки - "восьмиугольники - основа метода". Разработка другой основы и метода расчета - длительный и дорогостоящий процесс.



1. Ну тут что-то другое изобрести трудно.
2. А самому добавить трудно?

После установки 2007.5 появилась жесткая трабла - если делать Package Design в DC или Forward Annotation в PCB вылетает сообщение об ошибке - Connection with iCDB server has been lost. В окне сообщений следующие строки -
Error: Cannot access the module that manages the PCB and schematic data interchange.
Info: The iCDB server has been restarted. Constraint updates can now be made.
Если в Server Manager принудительно стартовать сервер проекта и поиграться настройками (тайминги в основном) то ошибка все равно вылетает на при этом при Forward в окне сообщений пишет следующее -
Error: Problem encountered while loading the schematic connectivity data from the Common Database. See PCBLogFile.txt for details. Loading of the database has failed.
Info: The iCDB server has been restarted. Constraint updates can now be made.
Error: Error(s) encountered during Packaging phase of Forward Annotation. See LogFiles/PartPkg.log for details.
Info: The iCDB server has been restarted. Constraint updates can now be made.
Ошибка появляется независимо от того работаю с проектом с сервера или скачиваю все себе и работаю локально. Антивирус и фаервол отключаю - нет эффекта. Переустанавливал Ментор - все тоже самое. Такая ерунда на всех проектах - а не на каком то одном.
Куда копать дальше? Может кто-нибудь сталкивался с подобным?

А вот как заставить авторутер разводить питания (определенный класс цепей вообще) пад->плейн по кратчайшему пути, т.е. сразу пад->via1->via2->плейн, при условии что:
- сквозных via нет, перейти с слоя 1 на слой 2 можно только microvia
- со слоя 1 больше никуда нельзя перейти
- со слоя 2 можно уже перейти глубже, но не микро, а просто via, и не в той же точке, где был переход 1-2
- плейны - слой 3 и глубже

Засада в том, что при этом раскладе fanout не коннектит к плейну, так как fanout ставит микро-via с первого слоя на второй, а плейны сидят глубже.

Или вот как-то задать максимальную длину от пина до ухода в плейн...

http://megratec.ru/data/ftp/demo_video_200...o-ViaFanout.rar

Ага, спасибо. Моя самостоятельная ошибка была в неправильном указании массива слоев (top to bottom мне не годится, со стороны боттома у меня тоже слой с микровия) Подскажите пожалуйста еще как ограничить длину фанаута во внутреннем слое? А то она мне частично ведет их далековато, стремясь уменьшить кол-во via.

И еще вопрос - есть задание стоимости via относительно стоимости длины трассы? Чтобы она длинным петлям предпочитала пару переходных, не слишком усердствуя на min-via проходах.