Посмотрите в Search Path

Не могли бы вы пояснить, вы имеете ввиду Tools - Partition Search Paths? Честно говоря не совсем понимаю, каким образом он может помочь. У меня там выставлена стандартная схема с поиском по всем разделам.

Вопрос вдогонку. Извиняюсь, может быть уже где-то мелькал - у меня почему-то поиск в теме отказывается работать.

Устал бороться со следующей проблемой - рисую ячейку, нажимаю "save" и затем Cell Editor с завидной периодичностью выдает мне сообщение "Unable to save the cell to the CellDB". Раздражает дико, приходится переделывать одну и ту же работу по несколько раз.

обычно такое бывает если размещены, например, не все выводы, задекларированные при запуске редактора. То есть редактор не хочет записывать "недоделанный" по его мнению cell.

Любопытно. Ну с выводами то все в порядке, это факт.
Я заметил следующую закономерность - когда я не указываю в качестве атрибута Height значение, подобного не происходит. Может быть это лишь совпадение, пока не уверен.
Вообще это так характерно для экспедишна - совершаешь вроде бы совершенно обычные действия, но иногда они почему-то приводят к ошибкам причем совершенно непонятно почему.

Иногда после переименования слетает галка с переименованого партишена в Partition Search Paths

я бы сказал, что при переименовании партишена вообще слетают пути поиска.
Но мне кажется, что речь о закладке "pattern place"
Поэкспериментировал маленько - выпадающий список зависит от типа редактируемого cell (smd, bga....throu hole...)

Да, я тоже обратил на это внимание. Т.е. выходит, что появление этих специальных паттернов зависит от указанного типа ячейки при ее создании?

У меня вроде бы такого замечено пока не было. Кстати говоря, для чего вообще предусмотрено редактирование путей поиска?

Use the Partition Search Paths dialog box to control the partition search path order for symbol, cell, and part data partitions in a selected central library (*.lmc) file.

Иначе говоря -это проявляется при создании проекта на основе библиотеки? В селл эдиторе я особенных изменений не заметил. На каком этапе конкретно будем иметь эффект запрета мною на использование одного из партишнов?

cell/symbol/part ищется в партициях в порядке, определенном путями поиска. Если у вас, например, несколько ячеек с одинаковыми именами в разных партициях, то возьмет ту, чей путь раньше по списку.

Проделайте простой эксперимент - отключите все разделы Cell в активном пути поиска проекта.
Разместите в тестовом проекте схемы компоненты и сделайте прямую аннотацию в Exp.
Список компонентов в плату считается, но вы не увидите посадочных мест - указанные в Part_Number ячейки не откуда было считать (не видны разделы где они расположены).

После открытия многократного готового проекта в Expediton PCB осталась графическая область conductive Shape (присвоенная к GND), когда то я её использовал. Теперь я её немогу не удалить, не переименовать (пишить что зафиксированная или залоченна). Можно както эту графику удалить ?

http://megratec.ru/forum/1/?find=fixed

Непонятно откуда взять файл с расширением CAE. Как его добавить в Expedition ?.

Никакого файла с раширением CAE не нужно.

Нужно просто сделать файл в который разместить функцию

' Get the application object
Dim pcbApp
Set pcbApp = Application
'Set pcbApp = CreateObject("MGCPCB.ExpeditionPCBApplication")

' Get the active document
Dim pcbDoc
Set pcbDoc = pcbApp.ActiveDocument

pcbDoc.TransactionStart(epcbDRCModeNone)

Dim tr
For Each tr in pcbDoc.Traces
if tr.Anchor = epcbAnchorFixed Then
tr.Anchor = epcbAnchorNone
tr.Anchor = epcbAnchorFixed
elseif tr.Anchor = epcbAnchorLocked Then
tr.Anchor = epcbAnchorNone
tr.Anchor = epcbAnchorLocked
End If
Next

pcbDoc.TransactionEnd

Также в него надо добавить строчки с лицензированием. Иначе при выполнениив Exp возникнет ошибка.

Примеры таких файлов-функций есть в C:\MentorGraphics\7.9EE\SDD_HOME\standard\examples\pcb\Automation\Scripts\

Или попытайтесь сделать это все по аналогии с указанными файлами или читайте книжки по Automation.

Или откройте проект в последнем релизе - там такие проблемы (расфиксации) решены.

Экспедишн канешн штука тонкая)) Вот уж где действительно) Сегодня весь день выдавал мне критическую ошибку при попытке добавить атрибут height в ячейку) ТПодозреваю, что ребут все исцелит, но все же)

Я подозреваю как всегда "человеческий фактор". Например самое простое : вводимое значение за пределами разумного - восприятие знаков точка-запятая.

Спасибо, все получилось !!!

Задам вопрос, поскольку точного ответа не смог найти на форуме.
У меня есть проект БЕЗ схемы в DxD, только топология в Exp. Мне необходимо откорректировать содержимое цепи питания, а конкретно - отсоеденить некоторые пины и присоеденить их в другую цепь. Как это сделать? попытки использовать команду Assign Net Name ни к чему не привели - видимо потому, что "Any net name change that causes the design to be out-of-sync with the schematic is not allowed." и "Pins on spares\pins and other objects which get their net name from the schematic and netload." Swap по понятным причинам тоже не прокатывает - мне нужно не поменять местами пины, а добавить их в цепь. Есть какая-нибудь возможность откорректировать проект в Exp?

Есть два варианта:
1. Проект сделан на нетлисте, т.е. в настройках проекта (в диалоге Project_Integration) можете увидеть ссылку на конкретный *kyn файл. Откройте его в текстовом редакторе, измените порядок соединений и сделайте прямую аннотацию.
2. В Smart_Utilities есть Connection Planner - из доки :"Connection planner let you add parts and create netlists, such as for schematic data".

Спасибо, проект действительно был сделан с помощью нетлиста, переименование цепи сработало)
А добавить в цепь новый элемент, отсутствующий в проекте, можно таким же способом?

Connection Planner, как я понял, не позволяет работать с пинами, каждый из которых уже содержит цепи. У меня, по крайней мере, не получилось. Проложить цепь получилось только к свободному от связей пину.

Можно.
У нас есть пользователи которые не рисуют схемы в схемном редакторе - все набивают в нетлисте

Ну это менее трудоемко наверное но и менее наглядно для разработчика пп.

Верно для очень простых плат.

А так в большинстве случаев "человеческий фактор".
Например "деды" предпочитают рисовать в чем нибудь типа Visio или вообще на бумаге. А топологи при этом "крайние" - "расхлебывают".

можно ли через назначение гор.клавиш осуществить выполнение командной строки с заданным параметром.

к примеру "rs 5" назначить на какую либо клавишу? Какой при этом будет синтаксис.

По-идее так:
1. В файл c:\MentorGraphics\2007.8EE\SDD_HOME\standard\scripts.ini добавляем:

2. Создаем файл c:\KeyBindings.vbs и туда вписываем:

ЕЕ 7.9
Каким образом можно к одному pad подключить несколько via для подключения
к внутреннему полигону, примерно так ,как на картинке
Нажмите для просмотра прикрепленного файла
Фиксация via,трасс и отключение DRC ничего не дает, можно подключить
только одну трассу. Городить вокруг pad полигон совсем не хочется, да и не всегда возможно.

без проблем
Editor_Control/Route/Plow/ снять галку с Prevent_loops

Inpharhus, спасибо попробуем
sergun53, в Edit Controls в закладке Route снимите галочку Prevent Loops

Не вижу проблем

Согласен с Вами, для этого случая Prevent Loops работает, но если мы имеем
длинный pad ( например ножевое питание в разъеме PCI_E) который ружно прошить
via ничего хорошего не получается
Нажмите для просмотра прикрепленного файла
А вводить трассы в режиме рисования как-то нелогично

Тестовый пример "в студию" - посмотрим что нужно делать.

В разъемах располагающихся строго друг под другом к длинным планарным
пэдам подводится питание, поэтому их надо "сшить" между собой посредством via.
С грехом пополам получилось сделать то, что хотел. Проблема была в том, что провести
трассу от pad к via не получалось, можно было провести только одну трассу,остальные удалялись
или via не подключалось к трассе (Plow failed). А вот если соединять наооборот,от via к pad то
все стало получаться, но пока дошел до этого слегка помучился.
По поводу своих мучений записал кино, но кинщик из меня еще тот, не судите строго.
Нажмите для просмотра прикрепленного файла
Спасибо всем откликнувшимся.

Выложите ЦБ с данным компонентом, чтобы мне не тратить время на его создание - есть мысли как оптимизировать процедуру, надо попробовать на вашем примере.

Цитата

Нажмите для просмотра прикрепленного файла

Принимаю разумную критику по поводу библиотечного компонента, может чего лишнее или чего-то важного не хватает.
Вставлять via в графику не предлагать.

такое не разу не ставил
но есть мысли:
1.почему поставить привязку не 1 ноге, а к геометрическому центру Cell? тогда длинные пады четко располагаются друг под другом
2.и этом случае самое оптимальное поставить via в Cell (не понятно почему ты против этого)
3.для устранения лишних телодвижений по убиранию лишних via при установке двух компанентов - сделай альтернативный Cell без via, т.е. устаовливаешь один компанетн с via второй без via.
4.советую также пады сделать скругленные

Смотрите один из возможных вариантов - в данном случае pad+conductive_shape

Проект с измененным падом Нажмите для просмотра прикрепленного файла

1. Это не очень принципиально, хотя может и не эстетично, на разбежка в пэдах <0.1мм, что для механического разъема не играет никакой роли.
2,3. via в Cell определяют их жесткую привязку и уменьшают возьожности трассировки, особенно при плотной разводке
следовательно их придется двигать, удалять и т.п.
4. Согласен, руки не дошли.


Принцип понял, спасибо.

Кстати, сразу на ум пришел второй вариант:
вместо одного большого пада, сделать мульти-пад, т.е. как-бы порезать его на несколько падов (пинов) поменьше, внутри cell каждый такой пин будет иметь одинаковый номер, соотвественно много таких пинов (лежащих в стык) замкнутся между собой (как логически, так и физически), при этом можно подобрать размеры падов так чтобы их центры лежали напротив мест добавления фанаутов. В результате в плате переходы удаляться не будут при редактировании и больше гибкости в работе.

Первый вариант работает, только необходимо сразу фиксировать скопированные via и трассы, иначе при
любой попытке подвинуть vias на другое место они чудесным образом пропадают

А вот здесь хотелось бы поподробней: как в одном cell может быть несколько пинов с одинаковым номером,
в PCAD это не возможно, а в Expedition?

может, присваиваешь им одинаковый номер и они соединяются крысиной цепь
а в Ехр будет возможность соеденить проводником

Dxd-Exp 7.9
Работал с pcb, схему в DxD не открывал давно, следовательно не редактировал.
А тут в Expedition заметил желтый фонарик, сигнализирующий о необходимости Forward Annotation,
но схему то я не менял.
Собственно вопрос, как сравнить нетлист схемы и платы? Опять же в PCAD было просто, Utils>Compare
Netlist и получай все разногласия между схемой и платой. А как здесь? Провести Forward Annotation,
а потом смотреть, что изменилось в текстовом отчете по Forward Annotation не хочется, потому как не
понятно нужно ли вообще вносить изменения ( схему то не правил).
Как не делая Forward Annotation или Back Annotation выявить различия между схемой и платой?

ECO > Pending FA/BA Report
или
xr PendingAnnoReport

Спасибо за подсказку.
Проделал, получил FA и BA Report
Нажмите для просмотра прикрепленного файлаНажмите для просмотра прикрепленного файлаНажмите для просмотра прикрепленного файла
Никаких изменений между платой и схемой нет. Чего же он просит?
Ну хоть теперь спокоен, что с головой все в порядке.

Т.к. насколько я понимаю, Exp следит за временем создания файлов, то как вариант, в следствии изменения времени на компе произошло расхождение времен файлов, на которое Exp среагировал как на появление новой версии файлов, которые нужно аннотировать.

Снова возникла подобная ситуация. Только теперь нет ни нетлиста, ни проекта. Можно из Exp каким-то образом сгенерировать нетлист, чтобы затем внести в него изменения?

Т.е. насколько понимаю, нет схемы?
В PCB\Logic\ есть файл Netlist.aug

Объясню ситуацию подробнее. У меня есть некий проект, схема для которого выполнена в более ранней версии схемотехнического редактора. Поэтмоу при открытии файла топологии, Exp ругается и просит меня обновить проект. Я открываю его в DxD, но он останавливается на определенном этапе трансляции и выдает ошибку о том, что не найден некий символ. Дальше трансляция не идет. Соответственно внести изменения в этот проект у меня не получается. Указанная Вами выше папка вообще пуста (!!) и единственный файл со списком цепей, кот у меня есть - это файл nets.fwd, однако он не подходит ни под один возможный тип файлов для нетлиста.

Что конкретно пишет DxD?
А лучше вообще пришлите сам проект, так будет быстрее, ибо если проект DxD2007.xx то все символы схемы хранятся внутри базы проекта. И поэтому проблема явно в чем то ином.

Отправил письмо с прикрепленным проектом Вам на мегратековское мыло.

Все там есть и схема и плата, но в 2005 и с разделением проекта на отдельно схема, отдельно плата.

После приведения в порядок проекта в 2005 (правка ссылок), он прекрасно открылся в EE7.9.1

2007.5 полигоны в динамическом режиме, ниток нет. Всё расстрассировано.
Делаю статический режим, т.е. уже перед выгонкой в герберы, появляются нитки, ошибок на неразведённые цепи вообщем то нет.
И всё же почему появляются нитки, к каким то "островкам".
островки отмечены птичками между ними подсвечена нитка.
Контур платы тор (бублик). Полигон представляет собой круг, с плейн обструктом по внутреннему диаметру контура. Может быть баг в этом?